[
{
"path": "CNAME",
"content": "www.dizhixiong.cn"
},
{
"path": "LabNews/index.md",
"content": "- 2023.08，祝贺实验室三位本科生荣获全国大学生集成电路创新创业大赛飞腾处理器赛道全国二等奖！同学们针对飞腾CPU架构的特点，提出了一种基于帧间预测和照度生成的高速LIME算法，协同使用NEON、OpenMP等将LIME算法在飞腾CPU上的运行效率加速218倍；针对飞腾CPU架构，构建了JPEG、SM4、TinyMaix等常用加速函数库，为飞腾CPU的生态建设贡献了一点点工作！ \n- 2023.08，祝贺实验室研究生队伍（陶润哲、谢雨池、陈林）荣获第六届“华为杯”中国研究生创“芯”大赛全国一等奖！[西南交大研究生院报道](https://gsnews.swjtu.edu.cn/info/1068/6803.htm) \n- 2023.07，祝贺实验室两组本科生队伍分别荣获第七届全国大学生集成电路创新创业大赛西南赛区一等奖、二等奖！\n- 2023.05, 祝贺实验室硕士生陈旋（论文：-面向SAR图像压缩芯片的软件模型及硬件物理设计优化研究）、邵桢瑜（论文：基于软硬件协同搜索的SAR图像压缩加速器自动化设计方法）、陈卓（论文：基于缓存优化的ZynqNet硬件加速器设计）顺利通过答辩。 \n- 2023.05, 祝贺实验室本科生范峻凌（论文：基于学习方法的时序预测模型设计）、梁国琦（论文：多实例化分块布图下的顶层布线算法研究）、王雄（论文：基于FPGA的手写数字识别系统设计）、颜飞扬（论文：FPGA加速器高效敏捷生成器设计）、黄亦成（论文：国密SM2算法核心点乘硬件加速器IP设计）、超松（论文：基于生成器的可重构阵列电路设计）顺利通过答辩。 \n- 2023.05, 祝贺实验室本科生徐启涵同学（现中科院读研）学术论文IEEE GRSL’2022入选第十五届全国大学生创新创业年会学术论文展。 \n- 2023.04, 祝贺邸志雄老师主讲的MOOC课程《硬件加速设计方法》入选“成渝地区双城经济圈普通本科高校智慧教育优秀案例”。 \n- 2023.03, 祝贺实验室硕士生陈旋，入选 SWJTU研·人物 | 【竢实扬华奖章】陈旋：始于初“芯”，忠于初心。[西南交大学生处官网公众号报道](https://mp.weixin.qq.com/s/R1QKYuWrer3ZD-Wu8YRUdg) \n- 2023.03, 祝贺实验室硕士生陈旋、邵桢瑜、本科生颜飞扬入选四川省优秀毕业生；实验室本科生黄亦成、超松入选校级优秀毕业生。 \n- 2022.12, 祝贺实验室硕士生陈旋同学荣获学校授予学生的最高荣誉“竢实扬华”奖章，本年度全校仅授予4名硕士研究生。\n- 2022.12, 祝贺实验室两支队伍在“第四届集成电路EDA设计精英挑战赛”中荣获全国一等奖1项（入围TOP 9路演），全国二等奖1项。时隔两年，实验室的参赛队伍再次进入路演，角逐大奖。（1）陶润哲、陈林、范峻凌（本科），荣获行芯赛题“感知物理信息的智能化时序估算模型”第一名，作品构建了SPEF读取的多线程映射与加速方法，设计了丰富而准确的特征库，提出了一种高准确率的延迟预测模型；（2）谢雨池、向瀚章、卢锦程（本科），荣获新思赛题“多实例化分块布图下的顶层布线”全国二等奖，针对赛题的需求对现有GR、DR、mazerouting等框架进行了优化和适配。[西南交大官网报道](https://news.swjtu.edu.cn/info/1013/36394.htm)\n- 2022.12, 祝贺实验室一支研究生队伍、一支本科生队伍获“全国大学生嵌入式芯片与系统设计竞赛——FPGA 创新设计竞赛” （国家级A类竞赛）全国二等奖1项，全国三等奖1项；其中，全国二等奖作品因系统复杂、工程能力强，荣获大赛颁发的“最佳工程奖”。\n- 2022.11，祝贺邸志雄老师入选2022年度教育部——华为“智能基座”优秀教师奖励计划！（本年度全国仅20人入选）[官方报道](https://mp.weixin.qq.com/s/pG-FEUk5a73Hjn5xi-jGow)\n- 2022.12, 祝贺实验室一支研究生队伍、一支本科生队伍获“全国大学生嵌入式芯片与系统设计竞赛——FPGA 创新设计竞赛” （国家级A类竞赛）全国二等奖1项，全国三等奖1项；其中，全国二等奖作品因系统复杂、工程能力强，荣获大赛颁发的“最佳工程奖”。\n- 2022.12, 祝贺实验室硕士生陈旋同学荣获学校授予学生的最高荣誉“竢实扬华”奖章，本年度全校仅授予4名硕士研究生。\n- 2022.12, 祝贺实验室两支队伍在“第四届集成电路EDA设计精英挑战赛”中荣获全国一等奖1项（入围TOP 9路演），全国二等奖1项。时隔两年，实验室的参赛队伍再次进入路演，角逐大奖。（1）陶润哲、陈林、范峻凌（本科），荣获行芯赛题“感知物理信息的智能化时序估算模型”第一名，作品构建了SPEF读取的多线程映射与加速方法，设计了丰富而准确的特征库，提出了一种高准确率的延迟预测模型；（2）谢雨池、向瀚章、卢锦程（本科），荣获新思赛题“多实例化分块布图下的顶层布线”全国二等奖，针对赛题的需求对现有GR、DR、mazerouting等框架进行了优化和适配。[西南交大官网报道](https://news.swjtu.edu.cn/info/1013/36394.htm)\n- 2022.12, 祝贺实验室一支研究生队伍、一支本科生队伍获“全国大学生嵌入式芯片与系统设计竞赛——FPGA 创新设计竞赛” （国家级A类竞赛）全国二等奖1项，全国三等奖1项；其中，全国二等奖作品因系统复杂、工程能力强，荣获大赛颁发的“最佳工程奖”。\n- 2022.11，祝贺邸志雄老师入选2022年度教育部——华为“智能基座”优秀教师奖励计划！（本年度全国仅20人入选）[官方报道](https://mp.weixin.qq.com/s/pG-FEUk5a73Hjn5xi-jGow)\n- 2022.12, 祝贺实验室一支研究生队伍、一支本科生队伍获“全国大学生嵌入式芯片与系统设计竞赛——FPGA 创新设计竞赛” （国家级A类竞赛）全国二等奖1项，全国三等奖1项；其中，全国二等奖作品因系统复杂、工程能力强，荣获大赛颁发的“最佳工程奖”。\n- 2022.09，祝贺陈卓、陈旋、邵桢瑜三位同学设计的“高分辨星地协同计算硬件系统”荣获中国研究生电子设计大赛全国一等奖。[西南交大官网报道](https://news.swjtu.edu.cn/shownews-24899.shtml)\n- 2022.09，祝贺两组同学（付文慧、杨弘毅、罗宇辰；颜飞扬、李鸿建、杨欣睿）荣获2022年全国大学生集成电路创新创业大赛“飞腾杯”全国二等奖。集创赛A组赛道不区分学历，本科生和研究生在完全一致的技术指标要求下同场竞技。在此次集创赛中，两支由本科生组成的参赛队伍在A组赛道与来自全国的研究生队伍PK脱颖而出，最终荣获全国二等奖，实属不易。 \n- 2022.07，祝贺陈卓、陈旋、邵桢瑜三位同学设计的“高分辨星地协同计算硬件系统”荣获中国研究生电子设计大赛西南赛区一等奖，并晋级全国总决赛。同时，荣获Xilinx企业杯、飞腾杯全国优秀奖。 \n- 2022.07，祝贺MOOC《芯动力-硬件加速设计方法》入选**四川省第三批线上一流课程**。\n- 2022.07，祝贺同学们在第六届全国大学生集成电路创新创业大赛西南赛区荣获3项一等奖、1项二等奖、1项三等奖。 \n \n- 2022.06，祝贺硕士生陈锦炜同学顺利毕业，毕业论文题目“数字集成电路布局合法化与布线层分配算法研究”。陈锦炜同学即将加入国产FPGA领军企业上海安路科技，担任FPGA物理实现算法研发工程师。硕士期间，第一作者发表**IEEE TCAD（EDA领域顶刊）论文1篇**、ICSICT（EI检索会议）论文1篇。\n \n- 2022.06，祝贺9位本科生同学顺利毕业。\n \n- 2022.05，祝贺主讲的《数字集成电路静态时序分析基础》课程在B站播放量破**十万**。\n- 2022.03，祝贺主讲的MOOC《硬件加速设计方法》课程在国家高等教育智慧教育平台上线。国家高等教育智慧教育平台是由教育部委托、高等教育出版社建设的全国性、综合性在线开放课程平台，致力于汇聚优质高等教育在线课程资源，面向高校师生和社会学习者提供全面、优质、便利的在线学习服务。\n- 2022.03，祝贺主讲的《数字集成电路静态时序分析基础》课程在B站播放量破五万。\n- 2022.03，祝贺实验室6位同学荣获“信息科学与技术学院研究生提升基金”。\n\n- 2022.03，祝贺实验室研二硕士生邵桢瑜被推荐为“2021中国电子学会集成电路奖学金候选人”。\n- 2022.02，祝贺B站“讲芯片的邸老师”粉丝突破1万人。\n- 2022.02，祝贺实验室研二陈旋同学的工作\"Learned Compression Framework with Pyramidal Features and Quality Enhancement for SAR images\"被IEEE GRSL录用。\n- 2021.12，祝贺实验室两组研究生同学在“2021第三届集成电路EDA设计精英挑战赛”新思科技2.5D布局算法赛道、国微multi-patterning DRC检测算法赛道荣获两项全国二等奖！祝贺锦炜同学因以去年安路科技赛道第一名作品为基础投稿IEEE TCAD（EDA领域顶级期刊）被录用论文，荣获大赛首次颁发的“学术进取奖”。有幸因连续三届指导学生获奖，被授予“EDA精心育人奖”。有幸因担任安路赛题chair，被授予“专业贡献奖”。感谢EDA精英挑战赛组委会！\n- 2021.12，祝贺实验室研三陈锦炜同学的工作\"NBLG: A Robust Legalizer for Mixed-Cell-Height Modern Design\"被IEEE TCAD录用。\n- 2021.12，《基于玄铁CPU与无剑SoC的芯片设计与应用产教融合精品慕课建设》课程体系改革项目成功入选2021年度教育部产学合作协同育人优秀项目案例。\n- 2021.09，10月31日，全国大学生嵌入式芯片与系统设计竞赛全国总决赛成功在线上举办。我校信息科学与技术学院参赛队伍作品“海洋生物声学分类SoC芯片设计”（指导教师邸志雄；队员范峻凌、黄亦成、廖才进）在总决赛中发挥出色，荣获“芯片设计赛道”本科生组全国唯一的一等奖，并获“芯来科技杯”企业大奖。祝贺实验室本科生范峻凌、黄亦成同学！\n- 2021.09，邸志雄老师荣获西南交通大学“立德树人”先进个人：“教书育人”新秀奖！\n- 2021.08，第五届全国大学生集成电路创新创业大赛中，指导学生荣获 1 项特等奖、2 项一等奖、2 项三等奖！\n \n- 2021.06，祝贺实验室两位本科生徐启涵、向云帆同学的工作“Synthetic Aperture Radar Image Compression Based on a Variational Autoencoder”被IEEE Geoscience Remote Sensing Letters录用！\n- 2021.06，祝贺实验室两位毕业的同学：祝贺硕士生吴伟同学（SP Offer）加入华为海思，祝贺本科生刘已秋同学（SSP Offer）加入国产EDA公司奥卡思微电子！\n- 2021.06，祝贺指导的本科生顺利通过答辩！ \n \n- 2021.06，祝贺实验室研一陈旋、研三吴伟同学的工作“Detailed Routing Short Violation Prediction Using Graph-based Deep Learning Model”被TCAS2录用！文章提出了一种布局阶段基于GNN的routability预测模型，能够在小规模数据集上实现目前最强的泛化能力。\n- 2021.06，邸志雄老师荣获2021年“阿里云MVP”！\n \n- 2021.06，祝贺实验室研一邵桢瑜同学的工作\"A High-Throughput VLSI Architecture Design Of Canonical Huffman Encoder\"被IEEE TCAS2录用。\n- 2021.04，教学论文“ASIC Design Principle Course with Combination of Online-MOOC and Offline-Inexpensive FPGA Board”被微电子与集成电路领域知名国际学术会议“2021 31th ACM Great Lakes Symposium on VLSI”(CCF-C)录用（Oral Report; Panel 嘉宾）。该论文系西南交大微电子学科首次在集成电路国际学术会议展示教学成果。该论文相关教学改革工作被“电子学报”官网首页头条报道（2021.5.30）、被中国电子电子学会官网、“电子学报”公众号、“中国电子学会”公众号报道。\n \n- 2021.01.12，邸志雄老师荣获2020年“詹天佑铁道科学技术奖”之“教书育人”专项奖！\n- 2020.12.06，祝贺研一陈卓同学的作品“基于Xilinx DPU的芯片表面缺陷检测硬件加速系统”荣获“2020第四届全国大学生FPGA创新设计竞赛”全国二等奖！ \n\n- 2020.12.01，第二届EDA精英挑战赛圆满落幕，作为国内水平最高的EDA算法竞赛，本次竞赛得到了几乎国内所有EDA公司、国际三大EDA巨头、国产FPGA公司安路、华为海思的支持，硕博参赛比例接近80%！祝贺本实验室学生获得两项一等奖！1.研二学生陈锦炜带领两位大四师妹，荣获FPGA CAD赛道(命题公司安路科技)第一名，团队提出一种新的FPGA布局合法化算法，在10个benchmark中9个排名第1、1个排名第二，以高出第二名接近15分(百分制)的巨大优势获得赛题冠军；锦炜同学继2019年后再获一项一等奖。2.大四学生刘已秋以一人之力，获得Verilog多驱动解析赛道(命题公司芯华章)一等奖，其中算法benchmark测试为仅有的两支满分队伍之一，笔试成绩第一。感谢大赛组委会！！ \n\n\n- 2020.11.03，祝贺实验室研一陈旋（论文接收时为大四）提出的“Detailed Routing Short Violations Prediction Method Using Graph Neural Network”和陈锦炜提出的“An Enhanced Heuristic Layer Assignment Method in Global Routing”在ICSICT2020做口头汇报！\n- 2020.10.30，祝贺实验室本科生刘已秋同学加入国产知名EDA公司奥卡思微电子！\n- 2020.10.13，祝贺实验室研一硕士生邵桢瑜同学“JPEG图像编解码FPGA系统”荣获中国研究生“创芯”大赛企业杯二等奖！\n- 2020.09.01，祝贺实验室研二硕士生陈锦炜同学关于FPGA布线算法的作品荣获“复微杯电子设计竞赛”优秀奖！ \n- 2020.08.23，祝贺与复旦大学ASIC重点实验室范益波教授合作的项目“基于硬件的JPEG无损编码及转码系统项目”荣获阿里巴巴创新研究计划优秀学术项目奖！ \n- 2020.08.23，祝贺2017级本科生马晓宝同学、陈春晖同学、徐新权同学荣获2020年“第四届全国大学生集成电路创新创业大赛” 全国一等奖，并摘得大赛最高奖项“RISC-V挑战杯”（等同特等奖，仅颁发给一等奖第一名）！ \n- 2020.07.21，祝贺实验室2017级本科生马晓宝同学与陈春晖同学荣获2020年“第四届全国大学生集成电路创新创业大赛”西南赛区一等奖，并入围全国总决赛！ \n- 2020.07.17，祝贺实验室2016级本科生林思成同学入职国产FPGA顶尖公司“紫光同创”！\n\n\n**返回教师主页**\n---\n[个人主页](http://www.dizhixiong.cn/)\n"
},
{
"path": "_config.yml",
"content": "title: \"西南交通大学邸志雄老师主页\"\ndescription: >-\n 志之所趋，无远弗届，穷山距海，不能限也.\n\nmarkdown: CommonMarkGhPages\ntheme: jekyll-theme-modernist\nencoding: utf-8\n\n"
},
{
"path": "baidu_verify_CO3p8U6q2O.html",
"content": "CO3p8U6q2O"
},
{
"path": "class1/index.md",
"content": "\n\n芯动力——硬件加速设计方法\n===\n\n[课程主页，课程视频请戳此链接](https://www.icourse163.org/course/SWJTU-1207492806)。\n- 中国大学MOOC平台，免费注册学习！练习、作业、考试题请见“中国大学MOOC”。\n- 教师可以联系邮箱zxdi@home.swjtu.edu.cn获取课程所有作业参考答案。 \n- 如果VerilogHDL基础较薄弱，建议课前在B站学习《从电路设计的角度入门VerilogHDL》[请戳此链接观看](https://www.bilibili.com/video/BV1PS4y1s7XW?spm_id_from=333.999.0.0&vd_source=11e1c053bd139ab5a2798c3f31d057df)。 \n\n\n\n\n\n课程概述\n---\n本课程的教学内容主要包括：\n\n1. VerilogHDL可综合设计。课程收获：如何避免常见的VerilogHDL代码误区，如何在考\n 虑性能、面积、功耗、后端实现的情况下，编写高质量代码。\n\n2. 同步电路设计与跨时钟域电路设计。课程收获：学会理解经典跨时钟域同步电路设计\n 原理；理解和掌握异步FIFO\"空\"\"满\"设计原理，掌握FIFO深度计算方法；理解\"异步复\n 位、同步释放\"的原理和方法；理解 \"一段式\"、\"两段式\"、\"三段式\"状态机电路结构\n 的异同，掌握状态机编写方法。\n\n3. 逻辑综合DesignCompiler基本原理和方法。课程收获：掌握DesignCompiler使用流程，\n 并理解DesignCompiler的约束；掌握Synopsys TCL语言的应用方法。\n\n4. 静态时序分析。课程收获：理解建立时间与保持时间的计算原理，掌握多时钟下数据\n 路径的建立时间和保持时间的检查方法。\n\n5. FPGA硬件加速案例等。\"FPGA硬件加速案例\"采用了2018年全国大学生集成电路创新创\n 业一等奖作品\"基于Xilinx PYNQ FPGA的Softmax函数硬件加速设计\"，相关工程和代码\n 已经在github开源。如果听众手里有PYNQ Z2开发板，则可以复现该作品。\n\n\n课程大纲（附每章节slide文件）\n---\n\n\n\n01: 概述\n
\n\n学习目标：了解硬件加速的意义；知悉芯片设计领域的行业分工与特点；熟悉数字芯片设计的流程和EDA工具；\n\n[slide](./slides/1-1.pdf)\n\n \n\n\n\n02: VerilogHDL可综合设计\n
\n\n学习目标：知悉如何避免常见的VerilogHDL代码误区；掌握如何在考虑性能、面积、功耗、后端实现的情况下，编写高质量代码；掌握常见的RTL设计指导原则。\n\n该章节课时标题：\n\n- 2.1. VerilogHDL可综合描述原则，常见语法描述对应的硬件电路结构 [slide](./slides/2-1.pdf)\n\n- 2.2. 在RTL书写中如何考虑延迟、面积等 [slide](./slides/2-2.pdf)\n\n- 2.3. RTL设计指导原则 [slide](./slides/2-3.pdf)\n \n\n\n\n03: 同步电路设计与跨时钟域\n
\n\n学习目标：学会理解经典跨时钟域同步电路设计原理；理解和掌握异步FIFO\"空\"\"满\"设计原理，掌握FIFO深度计算方法；理解\"异步复位、同步释放\"的原理和方法；理解\n\"一段式\"、\"两段式\"、\"三段式\"状态机电路结构的异同，掌握状态机编写方法。\n\n该章节课时标题：\n\n- 3.1. 亚稳态 [slide](./slides/3-1.pdf)\n\n- 3.2. 单bit信号的跨时钟域传输电路；FIFO导言 [slide](./slides/3-2.pdf)\n\n- 3.3. FIFO-空满信号生成机制与深度设计方法 [slide](./slides/3-3.pdf)\n\n- 3.4. FIFO知识点总结 [slide](./slides/3-4.pdf)\n\n- 3.5. 同步复位异步释放电路设计 [slide](./slides/3-5.pdf)\n\n- 3.6. 状态机概述与分类 [slide](./slides/3-6.pdf)\n\n- 3.7. 两段式与三段式状态机的电路设计结构与分析 [slide](./slides/3-7.pdf)\n\n \n\n\n\n\n04: 逻辑综合DesignCompiler\n
\n\n学习目标：掌握DesignCompiler使用流程，并理解DesignCompiler的约束；掌握Synopsys\nTCL语言的应用方法。\n\n该章节课时标题：\n\n- 4.1. 逻辑综合概述与基本知识 [slide](./slides/4-1.pdf)\n\n- 4.2. 标准单元工艺库 [slide](./slides/4-2.pdf)\n\n- 4.3. 逻辑综合中如何施加环境约束 [slide](./slides/4-3.pdf)\n\n- 4.4. 逻辑综合设计约束 [slide](./slides/4-4.pdf)\n\n- 4.5. 逻辑综合中优化电路常用方法 [slide](./slides/4-5.pdf)\n\n- 4.6. Synopsys TCL语言简介 [slide](./slides/4-6.pdf)\n \n\n\n\n05: 静态时序分析\n
\n\n学习目标：理解建立时间与保持时间的计算原理，掌握多时钟下数据路径的建立时间和保持时间的检查方法。\n\n该章节课时标题：\n\n- 5.1. 静态时序分析入门 [slide](./slides/5-1.pdf)\n\n- 5.2. 静态时序分析工具如何检查时序路径的建立时间 [slide](./slides/5-2.pdf)\n\n- 5.3. 保持时间检查 [slide](./slides/5-3.pdf)\n\n- 5.4. 慢时钟与快时钟切换的静态时序分析 [slide](./slides/5-4.pdf)\n\n- 5.5. 多时钟与半周期静态时序分析 [slide](./slides/5-5.pdf)\n \n\n\n\n06: FPAG硬件加速案例\n
\n\n学习目标：FPGA硬件加速案例-人工智能算法中softmax函数的硬件加速设计。基于给出的\"FPGA硬件加速案例\"的开源代码，理解并复现该作品。相关工程和代码已经在github开源。\n\n[slide](./slides/6-1.pdf)\n\n \n\n**课内设计**：\nOpen Mini Bitcoin Miner [slide](./slides/ASIC_ex.pdf) \n\n---\n**课程图片**：\n\n\n参考资料\n---\n\n\n\n\n第二章-VerilogHDL可综合设计\n
\n\n1. SoC设计方法与实现(第3版).郭炜 等. 电子工业出版社.2017年.第六章.\n\n2. 设计与验证. EDA先锋工作室. 人民邮电出版社. 第四章.\n\n3. Altera FPGA/CPLD设计(高级篇).EDA先锋工作室. 人民邮电出版社. 第一章.\n\n4. 数字专用集成电路的设计与验证. 杨宗凯，黄建，杜旭 编著.\n 电子工业出版社. 2004.第五章.\n\n5. 数字IC设计：方法、技巧与实践. 唐杉，徐强，王莉薇 编著.\n 机械工业出版社. 2006.\n\n6. Clifford E. Cummings经典论文\n \n\n\n\n第三章-同步电路设计与跨时钟域\n
\n\n1. SoC设计方法与实现(第3版).郭炜 等. 电子工业出版社.2017年.第七章.\n\n2. 设计与验证. EDA先锋工作室. 人民邮电出版社. 第六章.\n\n3. FPGA深度解析. 樊继明，陆锦宏 著. 北京航空航天大学出版社.\n 2015年.第八章.\n \n\n\n\n第四章-逻辑综合DesignCompiler\n
\n\n1. Design Compiler User Guide\n\n2. 数字VLSI芯片设计：使用Cadence和Synopsys CAD工具. （美）布鲁范德\n 著，周润德 译. 电子工业出版社. 2009.第九章.\n\n3. 综合与时序分析的设计约束：Synopsys设计约束（SDC）实用指南\n\n4. Sridhar Gangadharan，Sanjay，Chur 著，韩德强 张丽艳 王宗侠等译 译.\n 机械工业出版社.2018年.\n\n5. Tcl for Synopsys Tools\n\n6. Design Compiler Optimization Reference Manual\n\n7. Static Timing Analysis for Nanometer Designs: A Practical\n Approach. J. Bhasker, Rakesh Chadha. Springer. 2009. Chapter 3.\n \n\n\n\n第五章-静态时序分析\n
\n\n1. Static Timing Analysis for Nanometer Designs: A Practical Approach. J.\nBhasker, Rakesh Chadha. Springer.2009. Chapter 8.\n \n\n\n课程内容\n---\n\n\n\n作业答案与解析 \n---\n[习题答案](./MOOC_solutions_2023.pdf)\n\n\n练习题\n---\n20分钟RTL快速练习题 \n\n [RTL TEST1](./test/RTL_TEST.zip) \n [RTL TEST2](./test2/test2.zip) \n [RTL TEST3](./test3/test_student.zip) \n [RTL TEST4](./test4/matrix_multi.zip) \n [RTL TEST5: Dual_SRAM_RTL](./lab-1-Dual_SRAM_RTL.pdf) \n [RTL TEST6: Matrix_MAC_RTL](./lab-2-Matrix_MAC_RTL.pdf) \n [RTL TEST7](./test5/test5.zip) \n [RTL TEST8](./lab8.zip)\n \n\n参考网站\n---\n- [PYNQ: PYTHON PRODUCTIVITY](http://www.pynq.io/) \n\n\n**返回教师主页**\n---\n[个人主页](http://www.dizhixiong.cn/)\n"
},
{
"path": "class1/index.md.orig",
"content": "\n\n芯动力——硬件加速设计方法\n===\n\n[课程主页](https://www.icourse163.org/course/SWJTU-1207492806?tid=1207824209)。\n\n\n课程概述\n---\n本课程的教学内容主要包括：\n\n1. VerilogHDL可综合设计。课程收获：如何避免常见的VerilogHDL代码误区，如何在考\n 虑性能、面积、功耗、后端实现的情况下，编写高质量代码。\n\n2. 同步电路设计与跨时钟域电路设计。课程收获：学会理解经典跨时钟域同步电路设计\n 原理；理解和掌握异步FIFO\"空\"\"满\"设计原理，掌握FIFO深度计算方法；理解\"异步复\n 位、同步释放\"的原理和方法；理解 \"一段式\"、\"两段式\"、\"三段式\"状态机电路结构\n 的异同，掌握状态机编写方法。\n\n3. 逻辑综合DesignCompiler基本原理和方法。课程收获：掌握DesignCompiler使用流程，\n 并理解DesignCompiler的约束；掌握Synopsys TCL语言的应用方法。\n\n4. 静态时序分析。课程收获：理解建立时间与保持时间的计算原理，掌握多时钟下数据\n 路径的建立时间和保持时间的检查方法。\n\n5. FPGA硬件加速案例等。\"FPGA硬件加速案例\"采用了2018年全国大学生集成电路创新创\n 业一等奖作品\"基于Xilinx PYNQ FPGA的Softmax函数硬件加速设计\"，相关工程和代码\n 已经在github开源。如果听众手里有PYNQ Z2开发板，则可以复现该作品。\n\n\n课程大纲\n---\n\n\n\n01: 概述 [ppt](.)\n
\n\n学习目标: 了解硬件加速的意义；知悉芯片设计领域的行业分工与特点；熟悉数字芯片设计的流程和EDA工具；\n\n<<<<<<< HEAD\n该章节课时标题：\n\n- 课程概述：说明本门课程的主要内容、各章节知识体系和主要参考书。\n\n=======\n>>>>>>> refs/remotes/origin/master\n \n\n\n\n02: VerilogHDL可综合设计 [ppt](.)\n
\n\n学习目标：知悉如何避免常见的VerilogHDL代码误区；掌握如何在考虑性能、面积、功耗、后端实现的情况下，编写高质量代码；掌握常见的RTL设计指导原则。\n\n该章节课时标题：\n\n<<<<<<< HEAD\n- 2.1. 可综合风格 [slide](./slides/2-1.pdf)\n\n- 2.2. 在RTL编码中考虑时延、面积、功耗和后端 [slide](./slides/2-2.pdf)\n=======\n2.1. VerilogHDL可综合描述原则，常见语法描述对应的硬件电路结构\n\n2.2. 在RTL书写中如何考虑延迟、面积等\n>>>>>>> refs/remotes/origin/master\n\n- 2.3. RTL设计指导原则 [slide](./slides/2-3.pdf)\n \n\n\n\n03: 同步电路设计与跨时钟域 [ppt](.)\n
\n\n学习目标：学会理解经典跨时钟域同步电路设计原理；理解和掌握异步FIFO\"空\"\"满\"设计原理，掌握FIFO深度计算方法；理解\"异步复位、同步释放\"的原理和方法；理解\n\"一段式\"、\"两段式\"、\"三段式\"状态机电路结构的异同，掌握状态机编写方法。\n\n该章节课时标题：\n\n<<<<<<< HEAD\n- 3.1. 同步电路与异步电路\n\n- 3.2. 跨时钟域同步器设计\n\n- 3.3. FIFO\n\n- 3.4. 异步复位、同步释放\n\n- 3.5. 状态机\n=======\n3.1. 亚稳态\n\n3.2. 单bit信号的跨时钟域传输电路；FIFO导言\n\n3.3. FIFO-空满信号生成机制与深度设计方法\n\n3.4. FIFO知识点总结\n\n3.5. 同步复位异步释放电路设计\n\n3.6. 状态机概述与分类\n\n3.7. 两段式与三段式状态机的电路设计结构与分析\n\n>>>>>>> refs/remotes/origin/master\n \n\n\n\n\n04: 逻辑综合DesignCompiler [ppt](.)\n
\n\n学习目标：掌握DesignCompiler使用流程，并理解DesignCompiler的约束；掌握Synopsys\nTCL语言的应用方法。\n\n该章节课时标题：\n\n<<<<<<< HEAD\n- 4.1. 工艺库\n\n- 4.2. 逻辑综合约束\n\n- 4.3. Synopsys DC使用流程\n\n- 4.4. Synopsys TCL语言简介\n=======\n4.1. 逻辑综合概述与基本知识\n\n4.2. 标准单元工艺库\n\n4.3. 逻辑综合中如何施加环境约束\n\n4.4. 逻辑综合设计约束\n\n4.5. 逻辑综合中优化电路常用方法\n\n4.6. Synopsys TCL语言简介\n>>>>>>> refs/remotes/origin/master\n \n\n\n\n05: 静态时序分析 [ppt](.)\n
\n\n学习目标：理解建立时间与保持时间的计算原理，掌握多时钟下数据路径的建立时间和保持时间的检查方法。\n\n该章节课时标题：\n\n<<<<<<< HEAD\n- 5.1. 建立时间检查\n\n- 5.2. 保持时间检查\n\n- 5.3. 慢时钟与快时钟切换的静态时序分析\n=======\n5.1. 静态时序分析入门\n\n5.2. 静态时序分析工具如何检查时序路径的建立时间\n\n5.3. 单周期路径的建立时间与保持时间检查方法\n\n5.4. 慢时钟与快时钟切换的静态时序分析\n>>>>>>> refs/remotes/origin/master\n\n- 5.4. 多时钟与半周期静态时序分析\n \n\n\n\n06: FPAG硬件加速案例 [ppt](.)\n
\n\n<<<<<<< HEAD\n学习目标：基于给出的\"FPGA硬件加速案例\"的开源代码，理解并复现该作品。相关工程和代码已经在github开源。\n\n该章节课时标题：\n\n- 6.1. FPGA硬件加速流程\n\n- 6.2. PYNQ案例：2018年全国大学生集成电路创新创业一等奖作品\n=======\n学习目标：FPGA硬件加速案例-人工智能算法中softmax函数的硬件加速设计。基于给出的\"FPGA硬件加速案例\"的开源代码，理解并复现该作品。相关工程和代码已经在github开源。\n\n>>>>>>> refs/remotes/origin/master\n \n\n\n---\n**课程图片**：\n\n\n参考资料\n---\n\n\n\n\n第二章-VerilogHDL可综合设计\n
\n\n1. SoC设计方法与实现(第3版).郭炜 等. 电子工业出版社.2017年.第六章.\n\n2. 设计与验证. EDA先锋工作室. 人民邮电出版社. 第四章.\n\n3. Altera FPGA/CPLD设计(高级篇).EDA先锋工作室. 人民邮电出版社. 第一章.\n\n4. 数字专用集成电路的设计与验证. 杨宗凯，黄建，杜旭 编著.\n 电子工业出版社. 2004.第五章.\n\n5. 数字IC设计：方法、技巧与实践. 唐杉，徐强，王莉薇 编著.\n 机械工业出版社. 2006.\n\n6. Clifford E. Cummings经典论文\n \n\n\n\n第三章-同步电路设计与跨时钟域\n
\n\n1. SoC设计方法与实现(第3版).郭炜 等. 电子工业出版社.2017年.第七章.\n\n2. 设计与验证. EDA先锋工作室. 人民邮电出版社. 第六章.\n\n3. FPGA深度解析. 樊继明，陆锦宏 著. 北京航空航天大学出版社.\n 2015年.第八章.\n \n\n\n\n第四章-逻辑综合DesignCompiler\n
\n\n1. Design Compiler User Guide\n\n2. 数字VLSI芯片设计：使用Cadence和Synopsys CAD工具. （美）布鲁范德\n 著，周润德 译. 电子工业出版社. 2009.第九章.\n\n3. 综合与时序分析的设计约束：Synopsys设计约束（SDC）实用指南\n\n4. Sridhar Gangadharan，Sanjay，Chur 著，韩德强 张丽艳 王宗侠等译 译.\n 机械工业出版社.2018年.\n\n5. Tcl for Synopsys Tools\n\n6. Design Compiler Optimization Reference Manual\n\n7. Static Timing Analysis for Nanometer Designs: A Practical\n Approach. J. Bhasker, Rakesh Chadha. Springer. 2009. Chapter 3.\n \n\n\n\n第五章-静态时序分析\n
\n\n1. Static Timing Analysis for Nanometer Designs: A Practical Approach. J.\nBhasker, Rakesh Chadha. Springer.2009. Chapter 8.\n \n\n\n课程内容\n---\n\n\n参考网站\n---\n- [PYNQ: PYTHON PRODUCTIVITY](http://www.pynq.io/)\n"
},
{
"path": "class1/test/index.md",
"content": "\n"
},
{
"path": "class1/test2/index.md",
"content": "\n"
},
{
"path": "class1/test3/index.md",
"content": "\n"
},
{
"path": "class1/test4/index.md",
"content": "\n"
},
{
"path": "class1/test5/index.md",
"content": "\n"
},
{
"path": "class2/index.md",
"content": "数字集成电路静态时序分析基础\n===\n[B站课程主页，请戳此链接](https://space.bilibili.com/382647602)。\n\n课程概述\n---\n时序收敛是数字集成电路和FPGA都极为关注的指标，不管在前端RTL设计还是后端物理实现阶段都需要投入大量的时间和精力。本课程以经典书籍《Static Timing Analysis for Nanometer Designs: A Practical Approach》为教材，重点以Synopsys TCL语言入门、工艺库、复杂时序路径分析方法为核心内容，辅以时序分析笔试题，期望通过这门课程掌握静态时序分析方法。 \n\n\n课程大纲\n---\n\n- 课程概述 [slide](./slides/1-课程概述.pdf) \n- 脚本语言\n 1. TCL语言 [slide-1](./slides/2-TCL语言入门.pdf) [slide-2](./slides/3-TCL语言入门.pdf) \n 2. synopsys TCL语言 [slide](./slides/4-Synopsys TCL语言入门.pdf) \n- STA基本概念 [slide](./slides/5-STA基本概念.pdf) \n- 标准单元工艺库 [slide](./slides/6-工艺库.pdf)\n- 建立静态时序分析的环境 [slide](./slides/7-STA环境.pdf)\n 1. 时钟相关约束\n 2. 外部接口约束等\n- 时序检查\n 1. setup与hold检查方法 [slide](./slides/8-建立时间与保持时间检查.pdf)\n 2. 多周期、半周期、伪路径 [slide](./slides/9-特殊时序检查-多周期半周期伪路径.pdf)\n 3. 多时钟 [slide](./slides/10-特殊时序检查-多时钟.pdf)\n- Robust Verification\n 1. on chip variation [slide](./slides/11-Robust Verification.pdf)\n 2. time borrowing [slide](./slides/12-Time Borrowing.pdf)\n 3. data to data check [slide](./slides/13-Data_to_Data check.pdf)\n 4. clock gating check [slide](./slides/14-CLock_Gating_Checks.pdf)\n- 习题讲解 [slide](./slides/15-习题讲解.pdf)\n\n前序知识\n---具备数字集成电路、ASIC/SoC/FPGA设计等基础知识。\n\n基于SYNOPSYS DC 约束自动化生成框架和TCL脚本代码\n---\n- 说明文档和脚本源代码 [scripts](./SYN_FLOW.zip)\n\n\n参考资料\n---\n1. Static Timing Analysis for Nanometer Designs: A Practical Approach. J.\n Bhasker, Rakesh Chadha. Springer Science Business Media, LLC 2009. \n2. 集成电路静态时序分析与建模. 刘峰, 机械工业出版社.出版时间：2016-07-01. \n3. 同学们也可以参考上海交通大学硕士生赵俊军对文献1的翻译工作。文章链接为(https://www.zhihu.com/people/zhao-jun-jun-19/posts) \n在此非常感谢赵俊军同学的辛苦工作，他自发利用学习和科研空余时间来翻译了这本经典著作，如果感兴趣，请多关注他的知乎，为他点赞。\n\n\n**返回教师主页**\n---\n[个人主页](http://www.dizhixiong.cn/)\n\n"
},
{
"path": "class2/slides/index.md",
"content": "\n"
},
{
"path": "class3/index.md",
"content": "1.秋季学期：数字逻辑与计算机组成原理（本科）\n---\n\n- 教材：数字设计和计算机体系结构(原书第2版). David Money Harris、Sarah. L. Harris 著，陈俊颖 译，机械工业出版. \n\n课程概述\n---\n本课程的教学内容主要包括：\n\n1. 二进制\n2. 组合逻辑设计\n3. 时序逻辑设计\n4. 硬件描述语言\n5. 数字模块\n6. 体系结构\n7. 微体系结构\n8. 存储器和输入/输出系统\n\n实验：兼容PIC指令集的MCU设计(备注：设计对象很陈旧，差不多是十年之前的案例，但是可以理解如何使用FPGA设计MCU软核)\n- [讲解视频](https://www.bilibili.com/video/BV19b4y1Z76Z) \n- PIC_MCU_datasheet [download](./video/PIC_MCU_datasheet.zip)\n- RTL source code [download](./video/RTL_CODE.zip)\n- 讲解slide和技术文档 [download](./video/slide.zip)\n\n\n2.春季学期：SoC设计方法（本科）\n---\n\n- 教材：SoC设计方法与实现(第3版). 郭炜 等 著. 电子工业出版. \n\n课程概述\n---\n- [内容同MOOC课程《芯动力——硬件加速设计方法》](../class1)\n\n\n3.春季学期：数字集成电路设计基础（研究生）\n---\n\n- 教材：数字集成电路 电路、系统与设计(第2版). [美] 拉贝尔 等著，周润德 等译. 电子工业出版. \n\n课程概述\n---\n1. 组合逻辑单元设计\n2. 时序逻辑单元设计\n3. 时钟与时序\n5. 运算电路设计\n6. 系统级电路设计\n7. 静态时序分析\n\n\n**返回教师主页**\n---\n[个人主页](http://www.dizhixiong.cn/)\n"
},
{
"path": "class3/video/index.md",
"content": "\n"
},
{
"path": "class5/index.md",
"content": "RV-SoC Design Methodology Based on T-Head E902\n===\n\n“无剑100”开源SoC采用平头哥半导体公司自主研发的玄铁处理器核E902，是一款具有极低功耗、极低成本的嵌入式CPU核，主要面向智能卡、智能电网、低成本微控制器、无线传感网络等嵌入式应用。本课程基于平头哥E902与“无剑100”，重点讲述无剑100 架构、SoC集成、RTT移植等内容。提升系统能力培养，推进课程开源，支持国产处理器！\n\n\n[课程主页，课程视频请戳此链接，即将上线，敬请期待](https://www.icourse163.org/course/SWJTU-1207492806)。\n- 中国大学MOOC平台，免费注册学习！练习、作业、考试题请见“中国大学MOOC”。\n- 教师可以联系邮箱zxdi@home.swjtu.edu.cn获取课程所有作业参考答案。\n- 学习建议：下载源代码与工程文件，配合视频进行实操。本课程官方支持的FPGA开发板为Digilent Nexy Video，但是只要FPGA板卡的资源能够承载无剑SoC，都可以用来学习与实践本课程的内容。 \n\n\n课程概述\n---\n\n\n\n课程所需软件硬件\n---\n\n\n\n课程slides\n---\n[1-SoC概述](./slides/1-SoC概述.pdf) \n[2-玄铁E902处理器与无剑100 SoC体系架构.pdf](./slides/2-玄铁E902处理器与无剑100_SoC体系架构.pdf) \n[3-玄铁E902处理器异常与中断.pdf](./slides/3-异常与中断.pdf) \n[4-无剑100 SoC软硬件开发通用工具介绍.pdf](./slides/4-软硬件通用工具介绍.pdf) \n[5-基于NexysVideo板卡的FPGA实现和I/O LAB实验.pdf](./slides/5-基于NexysVideo板卡的FPGA实现和IO_LAB实验.pdf) \n[6-RT-Thread Nano移植.pdf](./slides/6-RT-Thread_Nano移植.pdf) \n[7-案例：无剑100SoC与softmax硬件加速IP的集成.pdf](./slides/7-案例：无剑100SoC与softmax硬件加速IP的集成.pdf) \n\n课程源代码\n---\n[1.基于NexysVideo板卡的FPGA实现](https://github.com/CustomizableComputingLab/Nexysvideo_wujian100/tree/main/wujian100_nexysvideo) \n[2.基于NexysVideo板卡的I/O LAB实验](https://github.com/CustomizableComputingLab/Nexysvideo_wujian100/tree/main/IO_LAB_nexysvideo) \n[3.RT-Thread Nano移植](https://github.com/CustomizableComputingLab/Nexysvideo_wujian100/tree/main/rtthread_nexysvideo) \n[4.无剑100SoC与softmax硬件加速IP的集成](https://github.com/CustomizableComputingLab/Nexysvideo_wujian100/tree/main/softmax_nexysvideo) \n\n**课程参考资料**\n---\n[1.玄铁E902_R2S2用户手册](https://occ.t-head.cn/vendor/cpu/download?id=3806460569050419200#sticky) \n[2.RISC-V 指令集手册](https://github.com/riscv/riscv-isa-manual) \n[3.RISC-V Core-Local Interrupt Controller](https://github.com/riscv/riscv-fast-interrupt) \n[4.RISC-V platform-level interrupt controller](https://github.com/riscv/riscv-plic-spec) \n[5.NexysVideo板卡资料](http://www.digilent.com.cn/products/product-nexys-video-artix-7-fpga-trainer-board-for-multimedia-applications.html) \n[6.RT-Thread Nano内核原理与应用](https://www.rt-thread.org/document/site/#/rt-thread-version/rt-thread-nano/an0038-nano-introduction) \n[7.跟我一起写makefile](https://blog.csdn.net/xiaoshuai537/article/details/79340153) \n\n\n**澎峰科技Pref-V开发板移植案例**\n---\n实验案例已新增适配澎峰科技Perf-V 开发板（A7-50T）。除之前课程所使用的Digilent Nexy Vedio（A7-200T）之外，同学们又有了一个价廉物美的选择。Perf-V 开发板是澎峰科技为RISC-V开源社区设计的FPGA开发板，为RVBoards开源硬件之一。RVBoards除了Perf-V系列之外，还有RISC-V SoC芯片开发板系列。RVBoards已移植Debian、Fedora系统，搭载OpenBLAS，RVCL等RISC-V计算库，以及OpenPPL、NCNN等轻量级AI推理框架。Perf-V集成了各种外设芯片，提供多种接口，具备强大的灵活性，成功的移植了多种RISC-V处理器架构，并配备了丰富的学习资料，为RISC-V处理器设计和FPGA产品开发提供了良好的实验平台。 \n本课程适配的Perf-V 开发板FPGA型号是Xilinx XC7A50T。鉴于A7 50T FPGA的硬件逻辑资源有限，本次适配工作完成了除“无剑100 SoC与Softmax硬件加速IP集成”之外的所有案例，重点包括：\n- 如何仿真“无剑100 SoC”的RTL源代码 \n- 如何在Xilinx XC7A50T FPGA上完成“无剑100 SoC”的部署 \n- 如何配置“无剑100 SoC”的I/O \n- 如何使用“无剑100 SoC”读写SD卡 \n- 如何给“无剑100 SoC”移植RTT Nano操作系统 \n- 如何给“无剑100 SoC”的总线挂载硬核IP \n\n**资料下载** \n\n[1.实验操作手册：基于Perf-V开发板的手把手教学案例](./Pref-V-MOOC.pdf) \n[2.实验手册：Perf-V开发板手册](./perfv_artix7.pdf) \n[3.实验手册：Perf-V开发板MicroSD转接方式](./micro_sd.pdf) \n\n\n**玄铁E902在Nexys-n4-ddr（100T）移植案例**\n---\n[Verimake成功将玄铁E902与无剑100 SoC移植到Digilent Nexys100T开发板，可给同学们学习RISC-V、FPGA提供更丰富的学习资源。访问可戳此链接](https://verimake.com/d/10-wujian100nexys-4-ddr)\n\n\n\n\n**平头哥开源工程**\n---\n平头哥新开源的 OpenXuantie 系列 RISC-V 处理器，包括玄铁 E902、E906、C906、C910 等 4 款量产处理器，以及基于 OpenXuantie 的多操作系统（AliOS、FreeRTOS、RT-Thread、Linux、Android 等）的全栈软件及工具。 \n[1.Wujian100 SoC](https://github.com/T-head-Semi/wujian100_open.git) \n[2.玄铁E902内核](https://github.com/T-head-Semi/opene902.git) \n[3.玄铁E906内核](https://github.com/T-head-Semi/opene906.git) \n[4.玄铁C906内核](https://github.com/T-head-Semi/openc906.git) \n[5.玄铁C910内核](https://github.com/T-head-Semi/openc910.git) \n[6.平头哥工具链和CDK集成开发软件](https://occ.t-head.cn/community/download?id=646798746268467200) \n\n\n**Nexys-n4-ddr（100T）移植案例**\n---\n[Verimake成功将玄铁E902与无剑100 SoC移植到Digilent Nexys100T开发板，可给同学们学习RISC-V、FPGA提供更丰富的学习资源。访问可戳此链接](https://verimake.com/d/10-wujian100nexys-4-ddr)\n\n\n**提醒**\n---\n本课程重点讲述基于RISC-V处理器的SoC集成与FPGA实现，如果只是想体验RISC-V处理器，而对FPGA、SoC等均无兴趣，建议直接上手全志“哪吒D1”开发板\n[社区网址](https://d1.docs.aw-ol.com/d1_dev/)\n\n\n**致谢**\n---\n- 感谢阿里云、平头哥半导体有限公司、“教育部产学合作协同育人计划”对本课程的支持！\n- 感谢Digilent公司对本课程的支持！\n- 感澎峰科技对本课程的支持！\n\n**返回教师主页**\n---\n[个人主页](http://www.dizhixiong.cn/)\n"
},
{
"path": "class6/index.md",
"content": "从电路设计的角度入门VerilogHDL\n===\n[B站课程主页，请戳此链接](https://www.bilibili.com/video/BV1PS4y1s7XW/?spm_id_from=333.999.0.0&vd_source=11e1c053bd139ab5a2798c3f31d057df)。\n\n课程概述\n---\n《从电路设计的角度入门VerilogHDL》系列小视频期望帮助verilog初学者摆脱“将其看做软件编程语言”来学习的误区，能够从数字电路设计的角度理解这门语言的正确使用方式，进而更快更好地掌握verilog编写方法。 \n\n\n课程大纲\n---\n- VerilogHDL概述与特性介绍 [slide](./slides/1.overview.pdf) \n- 电路基础结构单元的描述方法 [slide](./slides/2.syth-style.pdf)\n- 流水线与存储器的使用方法 [slide](./slides/3.pipeline-mem.pdf) \n- 使用开源EDA工具完成功能仿真 [slide](./slides/4.OpensourceTools.pdf)\n\n\n前序知识\n---具备数字电路、数字电子技术等基础知识。\n\n\n**返回教师主页**\n---\n[个人主页](http://www.dizhixiong.cn/)\n\n\n"
},
{
"path": "class6/slides/index.md",
"content": "\n"
},
{
"path": "examination/index.md",
"content": "ASIC/SoC Design前端设计\n--- \n \n- [Marvell-ASIC Design](./pdf_list/Marvell-ASICDesign-1.pdf) \n- [NVIDIA-ASIC Design](./pdf_list/NVIDIA-ASICDesign.pdf) \n- [ASIC Design](./pdf_list/timing-analysis.pdf)\n- [乐鑫-ASIC Design-2020](./pdf_list/乐鑫-2020.pdf) \n- [大疆-2020](./pdf_list/大疆-2020.pdf) \n- [STA-1](./pdf_list/STA-1.pdf) \n- [2011-珠海全志科技数字IC笔试题](./pdf_list/2011-珠海全志科技数字IC笔试题目.pdf) \n- [2014-全志科技-数字IC设计](./pdf_list/2014-全志科技-数字IC设计.pdf)\n- [2013-verisilicon-SoC Design](./pdf_list/2013-verisilicon-SoCdesign.pdf)\n- [兆易创新-SoC Design](./pdf_list/兆易创新.pdf)\n\n\n\nASIC/SoC Physical Implementation后端实现\n--- \n \n- [NVIDIA-BackEnd-interview](./pdf_list/NVIDIA-BackEnd-interview.pdf) \n- [verisilicon-APR-1](./pdf_list/verisilicon-APR-1.pdf) \n- [verisilicon-APR-2](./pdf_list/verisilicon-APR-2.pdf) \n- [verisilicon-APR-3](./pdf_list/verisilicon-APR-3.pdf)\n- [STA-1](./pdf_list/STA_test.pdf) \n\n\n**返回教师主页**\n---\n[个人主页](http://www.dizhixiong.cn/)\n"
},
{
"path": "examination/pdf_list/index.md",
"content": "\n"
},
{
"path": "image/index.md",
"content": "\n"
},
{
"path": "index.md",
"content": "教师简介\n--- \n \n \n邸志雄，博士，副教授，博士生导师，西南交通大学集成电路科学与工程学院副院长，研究方向为数字芯片物理实现算法、高性能图像编解码芯片设计、数字芯片设计、FPGA加速器设计等。主持国家自然科学基金项目、四川省科技厅重点项目等多项纵向项目。在IEEE TCAS-Ⅰ、IEEE TCAD、IEEE TCAS-Ⅱ、IEEE TIE、IEEE GRSL、IEEE TCSVT、DAC、ASP-DAC、GLS-VLSI、电子学报等国际与国内学术顶级期刊和会议发表论文多篇。担任电路与系统顶级期刊IEEE TCAS-Ⅱ Guest Editor，担任ISEDA、CCF-DAC等多个学术会议Chair，获2020年“詹天佑-教书育人奖”、2021年阿里云第16期 MVP、2022年教育部—华为“智能基座”优秀教师奖励等（2022年全国仅入选20人）。主讲MOOC课程“硬件加速设计方法”，选课人数逾2万人，2022年入选四川省一流线上课程，入选2021年教育部产学合作协同育人优秀案例；指导学生在科创竞赛获国家级奖励40余项，其中国家级一等奖（含特等奖）10余项。\n\n\n首页目录\n---\n1.新闻 \n2.科研与代表性论文 \n3.MOOC课程详细信息(配套slides下载等) \n4.线下承担课程教学工作 \n5.学科竞赛获奖 \n6.联系方式 \n7.芯片设计笔试题与面试题（持续收集与更新...） \n8.招生要求 \n9.指导学生毕业去向 \n10.友情链接 \n\n\n\n1.实验室动态 \n---\n- [更多新闻请戳此链接](./LabNews)\n- 2025.12，祝贺实验室在“中国研究生创芯大赛•EDA精英挑战赛”中荣获紫光同创双LUT映射问题全国三等奖，荣获“学术进取奖”1项（2023年layout pattern match问题第一名作品在2025年发表于领域顶刊IEEE TCAD）。\n- 2025.10，祝贺实验室2名硕士研究生荣获国家奖学金。 \n- 2025.10，祝贺实验室团队在“集成芯片和芯粒技术开源社区大赛”中荣获全国二等奖1项（作品：2.5D芯粒布线算法），全国三等奖1项（作品：3D芯粒热感知布局算法）。 \n- 2025.09，祝贺实验室团队在荣获复微杯FPGA赛道二等奖，获奖赛题为“Multi-Die FPGA划分问题”，成绩为该**赛题第一名**。FPGA赛道三个赛题中唯一获二等奖队伍，一等奖空缺。 \n- 2025.08，祝贺实验室团队在EDA²侠客岛难题挑战赛2025中获得“Pattern Matching”难题一等奖（**全国第一名**），“RISC-V 处理器物理实现”难题二等奖（第一名，一等奖空缺），“混合尺寸布局”难题三等奖。同时，荣获赛事组织方颁发的“优秀捉虫团队”奖励，奖励在参赛中积极探索、敏锐细致，发现相关赛题问题并积极反馈，以帮助EDA2侠客岛难题挑战更加严谨，帮助各企业工具更加完善的队伍。荣获“优秀指导教师”荣誉，授予指导多支队伍获奖，且含一等奖的指导老师。**实验室团队在国内EDA算法竞赛的版图图形匹配问题中达成三连冠**！ \n- 2025.08，祝贺主讲的本科生课程《SoC设计方法学》入选四川省第二批本科高阶课程。\n- 2025.05，祝贺实验室本科生尉旭峰的本科毕业设计“基于机器学习的近似电路设计”荣获西南交通大学2025届本科优秀毕业（论文）！ \n- 2025.05，祝贺实验室本科生尉旭峰荣获四川省优秀毕业生荣誉，本科生喻萍同学荣获校级优秀毕业生荣誉！ \n- 2025.05，祝贺合作论文“ChaTCL: LLM-Based Multi-Agent RAG Framework for TCL Script Generation”荣获**ISEDA'2025优秀论文提名奖**！ \n- 2025.01，祝贺实验室研究生陶润哲同学“面向Multi-die架构FPGA的多电场布局框架及新范式打包算法研究”入选校级优秀硕士论文！ \n- 2024.12，祝贺实验室研究生在“2024年中国研究生创芯大赛•EDA精英挑战赛”中荣获全国一等奖1项、全国二等奖1项、广立微企业特别奖1项！**连续两年荣获版图图形匹配赛题全国冠军**！ \n- 2024.12，祝贺实验室学生设计的“基于软硬件协同优化的图像压缩加速器自动化芯片设计”作品荣获“全国大学生嵌入式芯片与系统设计竞赛——芯片设计赛道”全国三等奖1项！ \n- 2024.07，荣获四川省高校“两优一先”表彰！！[西南交大报道](https://news.swjtu.edu.cn/info/1011/61955.htm) \n- 2024.05，祝贺实验室硕士生陈千禧、陶润哲、邓雨姣同学在ISEDA'2024中获郝跃院士颁发“集成电路EDA设计精英挑战赛”TOP3“菁英杯”大奖！\n- 2024.04，祝贺实验室硕士生陶润哲同学入选**省优秀毕业生**；实验室硕士生陈林、本科生付秋涛同学入选校级优秀毕业生！\n- 2024.04，祝贺一篇论文被GLS-VLSI'2024（CCF-C）的“microelectronics system education” track录用，“TITLE: A Design of Remote FPGA Experimental Teaching System Supporting Single-Board Multi-User and Multi-Board Single-User for MOOCs”，基于Xilinx DFX技术和PYNQ框架的远程FPGA系统，这个工作也是2023年全国大学生嵌入式芯片与系统设计竞赛（FPGA设计赛道）的全国一等奖获奖作品！\n- 2023.12，祝贺实验室毕业生陈旋同学的硕士学位论文“面向SAR图像压缩芯片的软件模型及硬件物理设计优化研究”被评为西南交通大学2023年度优秀硕士学位论文！ \n- 2023年12月24日，祝贺实验室硕士生在第五届集成电路EDA精英挑战赛中荣获全国一等奖、二等奖、三等奖各一项。尤其是在“超大规模版图图形匹配算法”赛题中获得赛题第一名，并捧得**赛事最高奖之一的“菁英杯”**！[西南交大报道](https://news.swjtu.edu.cn/info/1011/48525.htm) \n- 2023年12月23日，祝贺实验室本科生杨欣睿同学在全国先进计算技术创新大赛中荣获二等奖，在飞腾处理器上，从算法设计到汇编实现做了全方面的优化，将FFT算子性能在arm架构处理器上提升了数倍！[先进计算技术创新大赛报道](http://www.ac-innovation.com/eventDynamics/imnewsDetail?_t=6cp1ljNZ8kIAFtTRU5Ls2pSk%2BS8AjJvCTmKodYBeKj0%3D) \n- 2023年12月2日-12月3日，2023年第六届“全国大学生嵌入式芯片与系统设计竞赛”FPGA设计赛道与芯片设计赛道全国总决赛在南京举行。实验室参赛队伍荣获**全国一等奖**、全国二等奖各一项，其中：本科生队伍在FPGA设计赛道中荣获全国一等奖，创我校在该赛道中的历史最佳成绩；实验室与北京微电子技术研究所联合组队的硕士研究生队伍在芯片设计赛道中荣获全国二等奖！[西南交大报道](https://news.swjtu.edu.cn/info/1011/45795.htm) \n- 2023.11，祝贺陶润哲同学的论文\"LEAPS: Topological-Layout-Adaptable Multi-die FPGA Placement for Super Long Line Minimization\"被IEEE TCAS-1录用！ \n- 2023.11，祝贺陶润哲同学的论文\"Imbalanced Large Graph Learning Framework for FPGA Logic Elements Packing Prediction\"被IEEE TCAS-2录用！ \n- 2023.08，祝贺实验室三位本科生荣获全国大学生集成电路创新创业大赛飞腾处理器赛道全国二等奖！同学们针对飞腾CPU架构的特点，提出了一种基于帧间预测和照度生成的高速LIME算法，协同使用NEON、OpenMP等将LIME算法在飞腾CPU上的运行效率加速218倍；针对飞腾CPU架构，构建了JPEG、SM4、TinyMaix等常用加速函数库，为飞腾CPU的生态建设贡献了一点点工作！ \n- 2023.08，祝贺实验室研究生队伍（陶润哲、谢雨池、陈林）荣获第六届“华为杯”中国研究生创“芯”大赛**全国一等奖**！[西南交大研究生院报道](https://gsnews.swjtu.edu.cn/info/1068/6803.htm) \n- 2023.07，祝贺实验室两组本科生队伍分别荣获第七届全国大学生集成电路创新创业大赛西南赛区一等奖、二等奖！\n- 2023.05, 祝贺实验室硕士生陈旋（论文：-面向SAR图像压缩芯片的软件模型及硬件物理设计优化研究）、邵桢瑜（论文：基于软硬件协同搜索的SAR图像压缩加速器自动化设计方法）、陈卓（论文：基于缓存优化的ZynqNet硬件加速器设计）顺利通过答辩。 \n- 2023.05, 祝贺实验室本科生范峻凌（论文：基于学习方法的时序预测模型设计）、梁国琦（论文：多实例化分块布图下的顶层布线算法研究）、王雄（论文：基于FPGA的手写数字识别系统设计）、颜飞扬（论文：FPGA加速器高效敏捷生成器设计）、黄亦成（论文：国密SM2算法核心点乘硬件加速器IP设计）、超松（论文：基于生成器的可重构阵列电路设计）顺利通过答辩。 \n- 2023.05, 祝贺实验室本科生徐启涵同学（现中科院读研）、向云帆（现中科院读研）学术论文IEEE GRSL’2022入选第十五届全国大学生创新创业年会学术论文展。[西南交大官网报道](https://news.swjtu.edu.cn/info/1011/37906.htm). \n- 2023.04, 祝贺邸志雄老师主讲的MOOC课程《硬件加速设计方法》入选“成渝地区双城经济圈普通本科高校智慧教育优秀案例”。 \n- 2023.03, 祝贺实验室硕士生陈旋，入选 SWJTU研·人物 | 【竢实扬华奖章】陈旋：始于初“芯”，忠于初心。[西南交大学生处官网公众号报道](https://mp.weixin.qq.com/s/R1QKYuWrer3ZD-Wu8YRUdg) \n- 2023.03, 祝贺实验室硕士生陈旋、邵桢瑜、本科生颜飞扬入选四川省优秀毕业生；实验室本科生黄亦成、超松入选校级优秀毕业生。 \n- 2022.12, 祝贺实验室硕士生陈旋同学荣获学校授予学生的**最高荣誉“竢实扬华”奖章**，本年度全校仅授予4名硕士研究生。\n- 2022.12, 祝贺实验室两支队伍在“第四届集成电路EDA设计精英挑战赛”中荣获全国一等奖1项（入围TOP 9路演），全国二等奖1项。时隔两年，实验室的参赛队伍再次进入路演，角逐大奖。（1）陶润哲、陈林、范峻凌（本科），荣获行芯赛题“感知物理信息的智能化时序估算模型”第一名，作品构建了SPEF读取的多线程映射与加速方法，设计了丰富而准确的特征库，提出了一种高准确率的延迟预测模型；（2）谢雨池、向瀚章、卢锦程（本科），荣获新思赛题“多实例化分块布图下的顶层布线”全国二等奖，针对赛题的需求对现有GR、DR、mazerouting等框架进行了优化和适配。[西南交大官网报道](https://news.swjtu.edu.cn/info/1013/36394.htm)\n- 2022.12, 祝贺实验室一支研究生队伍、一支本科生队伍获“全国大学生嵌入式芯片与系统设计竞赛——FPGA 创新设计竞赛” （国家级A类竞赛）全国二等奖1项，全国三等奖1项；其中，全国二等奖作品因系统复杂、工程能力强，荣获大赛颁发的“最佳工程奖”。\n- 2022.11，祝贺邸志雄老师入选2022年度教育部——华为“智能基座”优秀教师奖励计划！（本年度全国仅20人入选）[官方报道](https://mp.weixin.qq.com/s/pG-FEUk5a73Hjn5xi-jGow)\n- 2022.12, 祝贺实验室一支研究生队伍、一支本科生队伍获“全国大学生嵌入式芯片与系统设计竞赛——FPGA 创新设计竞赛” （国家级A类竞赛）全国二等奖1项，全国三等奖1项；其中，全国二等奖作品因系统复杂、工程能力强，荣获大赛颁发的“最佳工程奖”。\n\n2.科研与代表性论文\n---\n- [科研详情请戳此链接](./research)\n\n\n3.MOOC课程详细信息(配套slides下载等)\n--- \n\n- [中国大学MOOC平台：芯动力——硬件加速设计方法](./class1)\n\n- [B站：数字集成电路静态时序分析基础](./class2)\n \n- [RV-SoC Design Methodology Based on T-Head E902](./class5) \n\n- [从电路设计的角度入门VerilogHDL](./class6)\n\n\n4.线下承担课程教学工作\n--- \n\n- [详细信息](./class3)\n\n\n5.学科竞赛获奖\n---\n（未计入省级奖励）\n\n\n- 荣获集成电路领域所有重要科创竞赛的全国一等奖，共计16项。 \n- 荣获中国研究生创“芯”大赛全国一等奖1项（2023年），迄今为止西南交大在创芯大赛中唯一一个全国一等奖！ \n- 荣获中国研究生电子设计竞赛全国一等奖1项（2022年），2022年西南交大最好成绩！ \n- 荣获全国大学生集成电路创新创业大赛全国特等奖2项（2020、2021）、全国一等奖4项（2018、2020、2021（2项）），实验室迄今保持西南交大在集创赛中奖项等级最高、数量最多的记录！ \n- 荣获全国大学生嵌入式系统与芯片设计竞赛全国一等奖1项（2023年；2021年芯片设计赛道全国本科组唯一一等奖）、最佳工程奖1项（仅授予一等奖或者极少数二等奖中工程能力扎实全面的作品）；实验室迄今保持西南交大在FPGA赛道、芯片设计赛道中全校最好成绩！ \n- 集成电路EDA设计精英挑战赛菁英杯（TOP3）1项、全国冠军3项、全国一等奖5项（2019、2020（2项）、2022、2023），实验室迄今保持西南交大在该赛事中奖项等级最高、数量最多的记录！ \n \n\n部分获奖作品展示：\n- 2018年，第二届全国大学生集成电路创新创业大赛全国一等奖、第二届全国大学生集成电路创新创业大赛优秀指导教师；[Softmax函数的硬件加速计算电路设计](https://github.com/CustomizableComputingLab/PYNQ_softmax) \n- 2019年，集成电路设计EDA精英挑战赛全国一等奖、Cadence企业特别奖、华大九天企业特别奖；[一等奖作品：基于Cadence工具的数字芯片层次化物理设计](https://zhuanlan.zhihu.com/p/153232123)\n- 2020年，第二届集成电路设计EDA精英挑战赛全国一等奖2项、企业特别奖2项；[一等奖作品：verilog多驱动检查（芯华章赛题）](https://github.com/jakio6/iverilog)\n- 2020年，“2020第二届集成电路EDA设计精英挑战赛” 中“赛题八：FPGA布局合法化问题”全国一等奖，[讲解视频](https://www.nicu.cn/practiceCourseDetails?area=1&type=0&id=9&choiceOrder=2) \n- 2020年，“2020第二届集成电路EDA设计精英挑战赛” 中“赛题四：时序模块驱动冲突的检查”全国一等奖，[讲解视频](https://www.nicu.cn/practiceCourseDetails?area=1&type=0&id=36&choiceOrder=2) \n\n6.联系方式\n--- \n- [邮箱：zxdi@home.swjtu.edu.cn]\n- [请加教师微信，加入课程微信群] \n\n\n \n \n \n - [请加关注教师微信公众号“硬件加速与EDA”，下载MOOC课程课件与习题答案] \n \n\n - 欢迎关注教师B站账号“讲芯片的邸老师”、知乎ID“Forever snow”、小红书“讲芯片的邸老师” \n\n7.芯片设计笔试题与面试题（持续收集与更新...）\n---\n- [详情请戳此链接](./examination)\n \n8.招生要求（不一定满足，但是偏好有如下经历的学生）\n---\n- 数字芯片设计与硬件加速方向：熟悉VerilogHDL/HLS/Chisel等；喜欢或者熟悉数字芯片设计流程、FPGA、嵌入式系统；如有全国大学生集成电路创新创业大赛、嵌入式大赛、FPGA大赛、电子设计大赛等等相关比赛获奖经历更好。\n- EDA算法方向：熟悉C/C++等；熟悉数据结构和常用算法等；如有数学建模大赛、EDA精英挑战赛、全国大学生集成电路创新创业大赛算法题目等算法相关比赛获奖经历更好。 \n\n\n9.指导学生毕业去向\n---\n- [详情请见此链接](./stu)\n\n\n\n友情链接\n---\n- [B站账号“讲芯片的邸老师”](https://space.bilibili.com/382647602) \n- [知乎ID“Forever snow”](https://www.zhihu.com/people/Foreversnow) \n- [EDA/VLSI/FPGA Conferences](https://www.cse.chalmers.se/research/group/vlsi/conference/) \n- [西安电子科技大学通信工程学院潘伟涛老师微信公众号：网络交换与FPGA]\n\n- [宽带隙半导体国家重点学科实验室](http://kdx.xidian.edu.cn/)\n- [集成电路EDA设计精英挑战赛](http://eda.icisc.cn/)\n- [开源FPGA：轻量级边缘计算加速卡 Spartan Edge Accelerator主页（github，推荐国外IP访问）](https://donesea.github.io) \n- [开源FPGA：轻量级边缘计算加速卡 Spartan Edge Accelerator主页（gitee，推荐国内IP访问）](https://gitee.com/SEA-S7/SEA)\n"
},
{
"path": "research/index.md",
"content": "研究方向\n---\n- 集成电路设计与设计自动化(EDA)\n- 超大规模芯片物理实现算法\n- 基于AI的图像编解码芯片设计\n- FPGA加速器设计\n\n\n开源项目\n--- \n- [OpenPARF 2.0:开源大规模Multi-die FPGA布局框架](https://www.bilibili.com/opus/893608589253410824?spm_id_from=333.1387.0.0) \n\n- [OpenNBLG: 一种开源的混合高度单元布局合法化方法](https://www.bilibili.com/opus/983934985820962818?spm_id_from=333.1387.0.0) \n\n\n\n代表性论文\n---\n- Q. Chen, Y. Deng, Q. Wu and Z. Di, \"An r-DFA-based Layout Pattern Match Method Supporting Fuzzy Matching,\" in IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, doi: 10.1109/TCAD.2025.3556969.\n- Xun Jiang, Jiarui Wang, Jing Mai, Zhixiong Di, Yibo Lin: A Robust FPGA Router With Optimization of High-Fanout Nets and Intra-CLB Connections. IEEE Trans. Comput. Aided Des. Integr. Circuits Syst. 44(3): 1003-1016 (2025)\n- Jing Mai, Chunyuan Zhao, Zuodong Zhang, Zhixiong Di, Yibo Lin, Runsheng Wang, Ru Huang: LEGALM: Efficient Legalization for Mixed-Cell-Height Circuits with Linearized Augmented Lagrangian Method. ISPD 2025: 22-30\n- Jing Mai, Jiarui Wang, Zhixiong Di, Yibo Lin: Multielectrostatic FPGA Placement Considering SLICEL-SLICEM Heterogeneity, Clock Feasibility, and Timing Optimization. IEEE Trans. Comput. Aided Des. Integr. Circuits Syst. 43(2): 641-653 (2024)\n- Zhixiong Di, Runzhe Tao, Jing Mai, Lin Chen, Yibo Lin: LEAPS: Topological-Layout-Adaptable Multi-Die FPGA Placement for Super Long Line Minimization. IEEE Trans. Circuits Syst. I Regul. Pap. 71(3): 1259-1272 (2024)\n- Zhengguang Tang, Cong Li, Hailong You, Zhixiong Di, Linying Zhang, Xingming Liu, Yu Wang, Yong Dai, Geng Bai: Semi-Supervised Transfer Learning Framework for Aging-Aware Library Characterization. IEEE Trans. Circuits Syst. II Express Briefs 71(3): 1156-1160 (2024)\n- Z. Di, R. Tao, L. Chen, Q. Wu and Y. Lin, \"Imbalanced Large Graph Learning Framework for FPGA Logic Elements Packing Prediction,\" in IEEE Transactions on Circuits and Systems II: Express Briefs, doi: 10.1109/TCSII.2023.3334247. (JCR Q2) \n- J. Mai, J. Wang, Z. Di and Y. Lin, \"Multi-Electrostatic FPGA Placement Considering SLICEL-SLICEM Heterogeneity, Clock Feasibility, and Timing Optimization,\" in IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, doi: 10.1109/TCAD.2023.3313101. (CCF-A) \n- J. Wang, J. Mai, Z. Di and Y. Lin, \"A Robust FPGA Router with Concurrent Intra-CLB Rerouting,\" 2023 28th Asia and South Pacific Design Automation Conference (ASP-DAC), Tokyo, Japan, 2023, pp. 529-534. (CCF-C) \n- Q. Xu, Y. Xiang, Z. Di(*), et al., \"Synthetic Aperture Radar Image Compression Based on a Variational Autoencoder,\" in IEEE Geoscience and Remote Sensing Letters, vol. 19, pp. 1-5, 2022, Art no. 4015905. (JCR Q1) \n- X. Chen, Z. Di(*), W. Wu, Q. Wu, J. Shi and Q. Feng, \"Detailed Routing Short Violation Prediction Using Graph-based Deep Learning Model,\" in IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 69, no. 2, pp. 564-568, Feb. 2022. (JCR Q2)\n- Z. Shao, Z. Di(*), et al., \"A High-Throughput VLSI Architecture Design Of Canonical Huffman Encoder,\" in IEEE Transactions on Circuits and Systems II: Express Briefs(TCAS-II), vol. 69, no. 1, pp. 209-213, Jan. 2022. (JCR Q2)\n- Z. Di(*), X. Chen, Q. Wu, J. Shi, Q. Feng and Y. Fan, \"Learned Compression Framework With Pyramidal Features and Quality Enhancement for SAR Images,\" in IEEE Geoscience and Remote Sensing Letters, vol. 19, pp. 1-5, 2022, Art no. 4505605.(JCR Q1)\n- J. Chen, Z. Di(*), J. Shi, Q. Feng and Q. Wu, \"NBLG: A Robust Legalizer for Mixed-Cell-Height Modern Design,\" in IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 41, no. 11, pp. 4681-4693, Nov. 2022.(CCF-A)\n- Jing Mai, Yibai Meng, Zhixiong Di, and Yibo Lin. 2022. Multi-electrostatic FPGA placement considering SLICEL-SLICEM heterogeneity and clock feasibility. In Proceedings of the 59th ACM/IEEE Design Automation Conference (DAC’22). Association for Computing Machinery, New York, NY, USA, 649–654. https://doi.org/10.1145/3489517.3530568.(CCF-A)\n- X. Yan, Z. Di, et al., \"A High Throughput and Energy Efficient Lepton Hardware Encoder With Hash-Based Memory Optimization,\" in IEEE Transactions on Circuits and Systems for Video Technology, vol. 32, no. 7, pp. 4680-4695, July 2022. (JCR Q1)\n- Q. Wu, X. Li, Y. Han, Z. Di and Q. Feng, \"A Valley-Locking Control Scheme for an Audible Noise-Free Valley-Skip-Mode Flyback Converter,\" in IEEE Transactions on Industrial Electronics, vol. 69, no. 7, pp. 7285-7294, July 2022, doi: 10.1109/TIE.2021.3099223.(JCR Q1) \n- Q. Wu, X. Li, Y. Li, Z. Di and Q. Feng, \"Implementation of High Precision Error Amplification Scheme for AC-DC Converter,\" in IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 69, no. 3, pp. 1522-1526, March 2022, doi: 10.1109/TCSII.2021.3126166.(JCR Q2)\n- Q. Wu et al., \"A High Precision CV Control Scheme for Low Power AC–DC BUCK Converter Controller,\" in IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 70, no. 10, pp. 4183-4193, Oct. 2023. (JCR Q1) \n- Z. Tang et al., \"Semi-Supervised Transfer Learning Framework for Aging-Aware Library Characterization,\" in IEEE Transactions on Circuits and Systems II: Express Briefs, doi: 10.1109/TCSII.2023.3323384. (JCR Q2) \n- 麦景,王嘉睿,邸志雄等.OpenPARF:基于深度学习工具包的大规模异构FPGA开源布局布线框架[J/OL].电子与信息学报:1-14[2023-10-05].\n- 董勐,高一鸣,潘伟涛等.RELIC-GNN:一种高效的状态寄存器识别算法[J].西安电子科技大学学报,2023,50(03):142-150. \n- Zhixiong Di, Yongming Tang, Jiahua Lu, Zhaoyang Lv:ASIC Design Principle Course with Combination of Online-MOOC and Offline-Inexpensive FPGA Board. ACM Great Lakes Symposium on VLSI 2021: 431-436. (教学研究论文)(CCF-C)\n\n\n\n**返回教师主页**\n---\n[个人主页](http://www.dizhixiong.cn/)\n"
},
{
"path": "stu/index.md",
"content": "指导学生毕业去向\n---\n\n- 已毕业硕士\n - 2026届 何广鹏，工作去向：鸿芯微纳，物理设计算法工程师；超松，华大九天，EDA算法工程师：邓雨姣，奥卡思-华大九天，EDA算法工程师；黄巍霆，大疆，数字后端工程师；曾华耀，芯原，数字后端工程师。 \n - 2025届 陈千禧，工作去向：上海安路科技，FPGA工具算法工程师，SSP Offer；陈羿多，工作去向：紫光同芯，数字IC中端工程师；向瀚章，工作去向：奥卡思微电子。\n - 2024届 陶润哲、陈林、谢雨池，工作去向：上海安路科技，FPGA工具算法工程师，SSP Offer；林文迪，工作去向：紫光同芯，数字IC验证工程师。\n - 2023届 陈旋，工作去向：华为海思，物理设计工程师，SSP Offer；邵桢瑜，工作去向：上海安路科技，数字前端设计工程师，SP Offer；陈卓，工作去向：飞腾，数字前端设计工程师，SP Offer。\n - 2022届 陈锦炜，工作去向：上海安路科技，FPGA物理实现算法开发工程师， SSP Offer。\n - 2021届 吴伟，工作去向：华为海思，物理设计工程师， SP Offer。\n - 2020届 叶帅，工作去向：Verisilicon，NPU设计工程师。 \n\n- 已毕业本科生\n - 2026届：王洪碧，保送西南交大。\n - 2025届：马杰成，保送西电；葛浩然，保送南京大学；杨思晨，保送华南理工大学；喻萍，保送西南交大；尉旭峰，保送浙江大学；周睿阳，美国莱斯大学。\n - 2024届：共计13人。代嘉音（信息学院），去向：西南交大（推免）；杨欣睿（信息学院），去向：西电（推免）；林帝名（信息学院），去向：西电（推免）；朱启铭（信息学院），去向：清华（推免）；王翔宇（信息学院），去向：成电（推免）；木荣俊（信息学院），去向：浙大；杜圣铭（信息学院），去向：华为，FPGA工程师；罗桦富（信息学院），去向：工作，FPGA工程师；杨蕊（信息学院），去向：工作，FPGA程师；孙培皓（利兹学院），去向：瑞典隆德大学；付秋涛（电气学院），去向：西南交大（推免）；李俊慧（兰州理工大学），去向：西南交大（推免）；廖哲雄（西电光电学院），去向：英国南安普顿大学。 \n - 2023届：超松，保送西南交通大学读研；黄亦成，保送北京航天航空大学读研；颜飞扬，保送西安电子科技大学读研；范峻凌，佛罗里达大学读研；王雄，凌阳成芯，数字验证工程师；梁国琦，东方金融FPGA设计工程师。 \n - 2022届：陈羿多，陈千禧，保送西南交通大学读研；代天傲、王鹏旭，保送北京航天航空大学读研；屈晨昕，保送西安电子科技大学读研；刘龙吉，保送东南大学读研；翟林帆、王佳颖，新华三半导体，数字芯片设计工程师；雷书琦，紫光同创，数字芯片设计工程师。 \n - 2021届：刘已秋，国产EDA 奥卡思微电子（SSP Offer）；徐启涵、向云帆，保送中科院读研；孔欣杰、文源，保送复旦大学读研；李怡霏，保送上海科技大学读研；陈林、马晓宝，保送西南交通大学读研；林文迪，西南交通大学读研。\n - 2020届：林思成，工作去向：紫光同创公司，FPGA应用工程师。陈旋、邵桢瑜、陈卓，保送西南交通大学。 \n - 2019届：陈锦炜，保送西南交通大学；吕征阳，保送中科院计算所直博；孙齐伟，保送西安交通大学读研；彭辰曦（保送电子科技大学读研）、田冠（保送天津大学读研）、张曼钰（保送电子科技大学读研）、陈俊甫（记忆科技，SoC验证工程师）；\n - 2018届：余丹明，华为海思，SoC验证工程师；孙华杰，保送清华大学微电子研究所读研；吴伟，保送西南交通大学；黄萍，保送电子科技大学；李林涛，保送西安电子科技大学；李斌，保送电子科技大学读研；史昊， 保送天津大学读研。\n - 2017届：陈迪贝（保送清华大学微电子研究所直博生）、邓家宁（保送浙江大学读研）、黄翔（保送东南大学读研）、姚梦云（保送东南大学读研）、叶帅（保送西南交通大学读研）、李福强（中国科学院微电子研究所读研）、刘彤阳（公司：今日头条，软件工程师）、张伟淦（公司：智锐科技，数字IC设计工程师）、徐垚（美国伊利诺伊大学UIUC读研）\n - 2016届：朱锦涛（公司：展讯，数字IC设计工程师）、晏慧（保送清华大学微电子研究所读研）；周庭旭、李俊宏、陈家敏，西南交通大学读研；\n - 2015届：曾昶畅（公司：AMD，GPU设计工程师）\n\n\n**返回教师主页**\n---\n[个人主页](http://www.dizhixiong.cn/)\n"
},
{
"path": "tech_paper/index.md",
"content": "视频\n- [Google论文《Chip Placement with Deep Reinforcement Learning》解读](https://www.moore8.com/courses/2920)\n- [2020年Xilinx FPGA暑期学校](https://www.bilibili.com/video/BV1CD4y1m7fM)\n\n文章\n- [留守在家，如何提升和精进FPGA设计能力？](https://zhuanlan.zhihu.com/p/105643308)\n- [一文学会使用全球第四大数字芯片仿真器iverilog](https://zhuanlan.zhihu.com/p/148795858)\n- [初学Chisel语言，看这篇就够了：最方便简洁的入门资料整理](https://zhuanlan.zhihu.com/p/98097268)\n- [数字IC设计入门书单](https://zhuanlan.zhihu.com/p/23429432)\n- [数字集成电路的设计流程简介](https://zhuanlan.zhihu.com/p/24476011)\n- [Verilog 有什么奇技淫巧？](https://zhuanlan.zhihu.com/p/28080624) \n- [我为什么录制一门关于数字集成电路静态时序分析的免费MOOC课程？](https://zhuanlan.zhihu.com/p/197968020) \n- [如何设计好一门集成电路设计MOOC课程？](https://zhuanlan.zhihu.com/p/256464930) \n- [航天航空火了，可是你知道航天器中的宇航级芯片设计有什么特别之处？](https://zhuanlan.zhihu.com/p/276608198) \n- [入门课程与书籍推荐之“EDA算法”](https://zhuanlan.zhihu.com/p/268633402) \n- [【2020年集成电路EDA设计精英挑战赛赛题解析】赛题四--芯华章：时序模块驱动冲突的检查](https://zhuanlan.zhihu.com/p/252477326) \n- [【2020年集成电路EDA设计精英挑战赛赛题解析】赛题八--上海安路科技：FPGA芯片的布局合法化](https://zhuanlan.zhihu.com/p/252466381) \n\n"
}
]