gitextract_rr5i2nao/

├── README.md
├── a00_common_functions.py
├── a01_oid_utils.py
├── docs/
│   └── Writing_weights_to_memory_using_UART.md
├── r01_prepare_open_images_dataset.py
├── r02_train_mobilenet.py
├── r03_mobilenet_v1_reduce_and_scale_model.py
├── r03_remove_batchnorm_layers.py
├── r04_find_optimal_bit_for_weights.py
├── r05_gen_weights_in_verilog_format.py
├── r06_generate_debug_data.py
├── r07_generate_verilog_for_mobilenet.py
├── r08_generate_weights_file_for_FPGA.py
├── utils/
│   └── data_uart_to_fpga.py
└── verilog/
    ├── CAMERA/
    │   ├── camera_controller.v
    │   ├── cmos_i2c_ov5640/
    │   │   ├── CMOS_Capture.v
    │   │   ├── i2c_com.v
    │   │   ├── ov5640_cfg.v
    │   │   ├── power_on_delay.v
    │   │   └── reg_config.v
    │   ├── sdram_ov5640_vga.v
    │   └── system_ctrl.v
    ├── GENERAL.qsf
    ├── GENERAL.qws
    ├── GENERAL.v
    ├── MobileNet_v3_conv_8_3x1/
    │   ├── RAM.v
    │   ├── RAMtoMEM.v
    │   ├── TOP.v
    │   ├── addressRAM.v
    │   ├── border.v
    │   ├── conv.v
    │   ├── conv_TOP.v
    │   ├── dense.v
    │   └── result.v
    ├── OpenVino_MobileNet.qpf
    ├── RAM.v
    ├── Seg7.v
    ├── UART/
    │   ├── async.v
    │   └── serialGPIO.v
    ├── ili9341/
    │   ├── tft_ili9341.sv
    │   └── tft_ili9341_spi.sv
    ├── pll_24_100/
    │   ├── pll_24_100_0002.qip
    │   └── pll_24_100_0002.v
    ├── pll_24_100.bsf
    ├── pll_24_100.cmp
    ├── pll_24_100.ppf
    ├── pll_24_100.qip
    ├── pll_24_100.sip
    ├── pll_24_100.spd
    ├── pll_24_100.v
    ├── pll_24_100_sim/
    │   ├── aldec/
    │   │   └── rivierapro_setup.tcl
    │   ├── cadence/
    │   │   ├── cds.lib
    │   │   ├── hdl.var
    │   │   └── ncsim_setup.sh
    │   ├── mentor/
    │   │   └── msim_setup.tcl
    │   ├── pll_24_100.vo
    │   └── synopsys/
    │       ├── vcs/
    │       │   └── vcs_setup.sh
    │       └── vcsmx/
    │           ├── synopsys_sim.setup
    │           └── vcsmx_setup.sh
    ├── pll_24_100_sim.f
    └── scale_picture.v