gitextract_q6vy71mg/ ├── .gitignore ├── .travis.yml ├── LICENSE.txt ├── Makefile ├── Makefile.connectal ├── Makefile.version ├── README.md ├── boardinfo/ │ ├── ac701.json │ ├── ac701_untethered.json │ ├── ac701g2.json │ ├── asic.json │ ├── awsf1.json │ ├── bluesim.json │ ├── cvc.json │ ├── de5.json │ ├── htg4.json │ ├── kc160g2.json │ ├── kc705.json │ ├── kc705_untethered.json │ ├── kc705g1.json │ ├── kc705g2.json │ ├── kcu105.json │ ├── miniitx100.json │ ├── ncverilog.json │ ├── nfsume.json │ ├── parallella.json │ ├── ultra96.json │ ├── v2000t.json │ ├── vc707.json │ ├── vc707g2.json │ ├── vc709.json │ ├── vcs.json │ ├── vcu108.json │ ├── vcu118.json │ ├── verilator.json │ ├── vsim.json │ ├── xsim.json │ ├── zc702.json │ ├── zc706.json │ ├── zc706_ubuntu.json │ ├── zcu102.json │ ├── zcu111.json │ ├── zedboard.json │ ├── zedboard_ubuntu.json │ ├── zybo.json │ └── zynq100.json ├── bsv/ │ ├── Adapter.bsv │ ├── AddressGenerator.bsv │ ├── AsicTop.bsv │ ├── AvalonBits.bsv │ ├── AvalonDdr3Controller.bsv │ ├── AvalonDma.bsv │ ├── AvalonGather.bsv │ ├── AvalonMasterSlave.bsv │ ├── AvalonSplitter.bsv │ ├── AwsF1Top.bsv │ ├── Axi4MasterSlave.bsv │ ├── AxiBits.bsv │ ├── AxiDdr3Controller.bsv │ ├── AxiDma.bsv │ ├── AxiGather.bsv │ ├── AxiMasterSlave.bsv │ ├── AxiStream.bsv │ ├── BpiFlash.bsv │ ├── BramMux.bsv │ ├── CnocPortal.bsv │ ├── ConnectableWithTrace.bsv │ ├── ConnectalAlteraCells.bsv │ ├── ConnectalBram.bsv │ ├── ConnectalBramFifo.bsv │ ├── ConnectalClocks.bsv │ ├── ConnectalCompletionBuffer.bsv │ ├── ConnectalConfig.bsv │ ├── ConnectalEHR.bsv │ ├── ConnectalFIFO.bsv │ ├── ConnectalMMU.bsv │ ├── ConnectalMemTypes.bsv │ ├── ConnectalMemUtils.bsv │ ├── ConnectalMemory.bsv │ ├── ConnectalMimo.bsv │ ├── ConnectalPrelude.bsv │ ├── ConnectalXilinxCells.bsv │ ├── CtrlMux.bsv │ ├── DisplayInd.bsv │ ├── Dsp48E1.bsv │ ├── GearboxGetPut.bsv │ ├── GetPutM.bsv │ ├── GetPutWithClocks.bsv │ ├── HostInterface.bsv │ ├── LinkerLib.bsv │ ├── MIFO.bsv │ ├── MemPipe.bsv │ ├── MemReadEngine.bsv │ ├── MemServer.bsv │ ├── MemServerInternal.bsv │ ├── MemServerPortal.bsv │ ├── MemToPcie.bsv │ ├── MemWriteEngine.bsv │ ├── OldEHR.bsv │ ├── PS4LIB.bsv │ ├── PS5LIB.bsv │ ├── PS7LIB.bsv │ ├── PS7Trace.bsv │ ├── PS8LIB.bsv │ ├── ParallellaTop.bsv │ ├── Pcie1EndpointX7.bsv │ ├── Pcie2EndpointX7.bsv │ ├── Pcie3EndpointX7.bsv │ ├── Pcie3RootPortX7.bsv │ ├── PcieCsr.bsv │ ├── PcieEndpointS5.bsv │ ├── PcieEndpointS5Test.bsv │ ├── PcieGearbox.bsv │ ├── PcieHost.bsv │ ├── PcieRootDevice.bsv │ ├── PcieRootPortX7.bsv │ ├── PcieSplitter.bsv │ ├── PcieStateChanges.bsv │ ├── PcieToMem.bsv │ ├── PcieTop.bsv │ ├── PcieTracer.bsv │ ├── PhysMemSlaveFromBram.bsv │ ├── Pipe.bsv │ ├── Platform.bsv │ ├── Portal.bsv │ ├── SimDma.bsv │ ├── SimLink.bsv │ ├── SyncAxisFifo32x8.bsv │ ├── SyncBits.bsv │ ├── Trace.bsv │ ├── TraceMemClient.bsv │ ├── UntetheredTop.bsv │ ├── XsimIF.bsv │ ├── XsimTop.bsv │ ├── ZynqTop.bsv │ └── ZynqUltraTop.bsv ├── constraints/ │ ├── altera/ │ │ ├── de5.qsf │ │ ├── de5.sdc │ │ ├── htg4.qsf │ │ └── htg4.sdc │ └── xilinx/ │ ├── Readme.md │ ├── ac701.xdc │ ├── awsf1.xdc │ ├── bluesim.xdc │ ├── bluesim_pcie.xdc │ ├── cdc.tcl │ ├── kc160g2.xdc │ ├── kc705-3.0.xdc │ ├── kc705-ddr3.prj │ ├── kc705.xdc │ ├── kc705g2.xdc │ ├── kcu105.xdc │ ├── miniitx100-axiddr3.prj │ ├── miniitx100.xdc │ ├── nfsume-axiddr3.prj │ ├── nfsume.xdc │ ├── ok/ │ │ ├── zc7z010clg400.xdc │ │ ├── zc7z020clg400.xdc │ │ ├── zc7z020clg484.xdc │ │ ├── zc7z045ffg900.xdc │ │ └── zc7z100ffg900.xdc │ ├── parallella.xdc │ ├── pcie-clocks.xdc │ ├── v2000t.xdc │ ├── vc707-axiddr3.prj │ ├── vc707-portal-pblock.xdc │ ├── vc707.xdc │ ├── vc707_aurora.xdc │ ├── vc707_ddr3.xdc │ ├── vc707_ddr3_pins.xdc │ ├── vc707g2-axiddr3.prj │ ├── vc707g2.xdc │ ├── vc709.xdc │ ├── vcu108.xdc │ ├── vcu118.xdc │ ├── verilator.xdc │ ├── xc7z010clg400.xdc │ ├── xc7z045ffg900.xdc │ ├── xc7z100ffg900.xdc │ ├── zc706-axiddr3.prj │ ├── zc706.xdc │ ├── zc706_pl_ddr3_pins.xdc │ ├── zc7z020clg400.xdc │ ├── zc7z020clg484.xdc │ ├── zcu102.xdc │ ├── zcu111.xdc │ ├── zybo.xdc │ └── zynq100.xdc ├── contrib/ │ ├── bluescope/ │ │ ├── Makefile │ │ ├── Memcpy.bsv │ │ ├── Top.bsv │ │ └── testbluescope.cpp │ ├── bluescopeevent/ │ │ ├── Makefile │ │ ├── SignalGen.bsv │ │ ├── Top.bsv │ │ └── testbluescopeevent.cpp │ ├── bluescopeeventpio/ │ │ ├── Makefile │ │ ├── SignalGen.bsv │ │ ├── Top.bsv │ │ └── testbluescopeeventpio.cpp │ ├── channelselect/ │ │ ├── ChannelSelect.bsv │ │ ├── ChannelSelectTest.bsv │ │ ├── ChannelSelectTestInterfaces.bsv │ │ ├── DDS.bsv │ │ ├── DDSTest.bsv │ │ ├── DDSTestInterfaces.bsv │ │ ├── FPCMult.bsv │ │ ├── Makefile │ │ ├── Readme.md │ │ ├── SDRTypes.bsv │ │ ├── Top.bsv │ │ ├── sinetable.c │ │ └── testchannelselecttest.cpp │ ├── fib/ │ │ ├── Fib.bsv │ │ ├── FibNarrow.bsv │ │ ├── Makefile │ │ ├── Readme.md │ │ └── testfib.cpp │ ├── flowcontrol/ │ │ ├── Makefile │ │ ├── Sink.bsv │ │ ├── Top.bsv │ │ └── test.cpp │ ├── importverilog/ │ │ ├── .gitignore │ │ ├── Main.bsv │ │ ├── Makefile │ │ ├── Readme.md │ │ ├── regfile.v │ │ ├── regfile_tb.v │ │ └── testmain.cpp │ ├── maxcommonsubseq/ │ │ ├── HirschA.bsv │ │ ├── HirschB.bsv │ │ ├── HirschC.bsv │ │ ├── MCSAlgorithm.bsv │ │ ├── Makefile │ │ ├── Maxcommonsubseq.bsv │ │ ├── Top.bsv │ │ ├── hirschberg.py │ │ └── testmaxcommonsubseq.cpp │ ├── noc/ │ │ ├── Makefile │ │ ├── Noc.bsv │ │ ├── NocNode.bsv │ │ ├── Readme.md │ │ ├── Top.bsv │ │ └── testnoc.cpp │ ├── noc2d/ │ │ ├── Makefile │ │ ├── Noc2d.bsv │ │ ├── NocNode.bsv │ │ ├── Readme.md │ │ ├── Top.bsv │ │ └── testnoc2d.cpp │ ├── parallella/ │ │ ├── ELink.bsv │ │ ├── Makefile │ │ ├── PParallellaLIB.bsv │ │ ├── ParallellaLib.bsv │ │ ├── ParallellaLibDefs.bsv │ │ ├── Top.bsv │ │ ├── notes.txt │ │ ├── parallella.v │ │ └── testmain.cpp │ ├── perf/ │ │ ├── Makefile │ │ ├── Perf.bsv │ │ ├── Top.bsv │ │ └── testperf.cpp │ ├── pipe_mul/ │ │ ├── Makefile │ │ ├── PipeMulTB.bsv │ │ ├── Top.bsv │ │ └── testpipe_mul.cpp │ ├── pipe_mul2/ │ │ ├── Makefile │ │ ├── PipeMulTB.bsv │ │ ├── Top.bsv │ │ └── testpipe_mul.cpp │ ├── portalperf/ │ │ ├── Makefile │ │ ├── PortalPerf.bsv │ │ ├── Repeat.bsv │ │ ├── Top.bsv │ │ └── testportalperf.cpp │ ├── ptest/ │ │ ├── Makefile │ │ ├── PTest.bsv │ │ ├── PTest.bsv.bad │ │ └── PTest.bsv.good │ ├── serialconfig/ │ │ ├── Makefile │ │ ├── Readme.md │ │ ├── Serialconfig.bsv │ │ └── testserialconfig.cpp │ ├── smithwaterman/ │ │ ├── GotohB.bsv │ │ ├── GotohC.bsv │ │ ├── Makefile │ │ ├── Readme.md │ │ ├── Smithwaterman.bsv │ │ ├── Top.bsv │ │ ├── sw.py │ │ └── testsmithwaterman.cpp │ └── splice/ │ ├── Makefile │ ├── Splice.bsv │ ├── Top.bsv │ └── testsplice.cpp ├── cpp/ │ ├── BsimDma.cpp │ ├── DmaBuffer.cpp │ ├── DmaBuffer.h │ ├── MMUServer.h │ ├── TlpReplay.cpp │ ├── XsimTop.cpp │ ├── XsimTop.h │ ├── bluesim_main.cxx │ ├── bsim_relay.c │ ├── dmaManager.c │ ├── dmaManager.h │ ├── dmaSendFd.h │ ├── kernel_module.c │ ├── manualMMUIndication.h │ ├── monkit.h │ ├── platformMemory.cpp │ ├── poller.cpp │ ├── portal.c │ ├── portal.h │ ├── portalJson.c │ ├── portalKernel.h │ ├── portalPrintf.c │ ├── portalPython.cpp │ ├── runpython.cpp │ ├── sock_utils.c │ ├── sock_utils.h │ ├── timer.c │ ├── transportHardware.c │ ├── transportPortal.c │ ├── transportSerial.c │ ├── transportShared.c │ ├── transportSocket.c │ ├── transportWebSocket.c │ ├── transportXsim.c │ └── verilatortop.cpp ├── debian/ │ ├── changelog │ ├── compat │ ├── connectal-doc.docs │ ├── connectal-doc.install │ ├── connectal-zynqdrivers.install │ ├── connectal.dkms │ ├── connectal.install │ ├── connectal.udev │ ├── control │ ├── copyright │ ├── docs │ └── rules ├── doc/ │ ├── Makefile │ ├── ReadmePartialReconfiguration.md │ ├── SmithWaterman.md │ ├── axi_tracing.md │ ├── centos.md │ ├── generated/ │ │ └── html/ │ │ └── portal.html │ ├── ifdef.md │ ├── library/ │ │ ├── Makefile │ │ └── source/ │ │ ├── bsv/ │ │ │ ├── addressgenerator.rst │ │ │ ├── arith.rst │ │ │ ├── axistream.rst │ │ │ ├── bsv.rst │ │ │ ├── ctrlmux.rst │ │ │ ├── hostinterface.rst │ │ │ ├── leds.rst │ │ │ ├── memportal.rst │ │ │ ├── memreadengine.rst │ │ │ ├── memtypes.rst │ │ │ ├── mmu.rst │ │ │ ├── pipe.rst │ │ │ └── portal.rst │ │ ├── bsvsphinx.py │ │ ├── c/ │ │ │ ├── c.rst │ │ │ └── portal.rst │ │ ├── conf.py │ │ ├── design/ │ │ │ ├── Makefile │ │ │ ├── abstract.rst │ │ │ ├── bs-related-papers.bib │ │ │ ├── conclusion.rst │ │ │ ├── connectal-framework.rst │ │ │ ├── design.rst │ │ │ ├── flowcontrol.rst │ │ │ ├── host_interface.rst │ │ │ ├── images/ │ │ │ │ ├── Makefile │ │ │ │ ├── MemreadEngine.pptx │ │ │ │ ├── PortalImpl0.pptx │ │ │ │ ├── data_accel_logical0.pptx │ │ │ │ ├── data_accel_logical1.pptx │ │ │ │ ├── data_accel_logical2.pptx │ │ │ │ ├── data_accel_logical3.pptx │ │ │ │ ├── data_accel_logical4.pptx │ │ │ │ ├── msc0.pptx │ │ │ │ ├── msc1.pptx │ │ │ │ ├── msc2.pptx │ │ │ │ ├── platform.pptx │ │ │ │ └── platforms.pptx │ │ │ ├── implementing-string-search.rst │ │ │ ├── interface_definitions.rst │ │ │ ├── introduction.rst │ │ │ ├── performance.rst │ │ │ ├── portal.rst │ │ │ ├── portalstructure.rst │ │ │ ├── references.bib │ │ │ ├── related-work.rst │ │ │ ├── string-search.rst │ │ │ └── toolchain.rst │ │ ├── devguide/ │ │ │ ├── clocks.rst │ │ │ ├── compilingproject.rst │ │ │ ├── design.rst │ │ │ ├── devguide.rst │ │ │ └── projectstructure.rst │ │ ├── examples/ │ │ │ ├── index.rst │ │ │ └── simple.rst │ │ ├── index.rst │ │ ├── installation.rst │ │ ├── intro.rst │ │ ├── make.rst │ │ ├── makefile.connectal.build.rst │ │ ├── makefile.connectal.rst │ │ ├── themes/ │ │ │ └── connectal/ │ │ │ ├── layout.html │ │ │ ├── static/ │ │ │ │ └── tracking.js_t │ │ │ └── theme.conf │ │ └── tools/ │ │ ├── generate-constraints.rst │ │ ├── makefilegen.rst │ │ ├── pcieflat.rst │ │ ├── tools.rst │ │ └── topgen.rst │ ├── makefilegen.md │ ├── maxcommonsubseq.md │ ├── previous/ │ │ └── portal.asciidoc │ ├── server.md │ └── syntax.md ├── docker/ │ └── Dockerfile ├── drivers/ │ ├── awsf1portal/ │ │ ├── Makefile │ │ ├── Makefile.dkms │ │ ├── cdev_bypass.c │ │ ├── cdev_ctrl.c │ │ ├── cdev_ctrl.h │ │ ├── cdev_events.c │ │ ├── cdev_sgdma.c │ │ ├── cdev_sgdma.h │ │ ├── cdev_xvc.c │ │ ├── cdev_xvc.h │ │ ├── dkms.conf │ │ ├── driverversion.h │ │ ├── libxdma.c │ │ ├── libxdma.h │ │ ├── libxdma_api.h │ │ ├── linux/ │ │ │ └── dma-buf.h │ │ ├── pcieportal.h │ │ ├── portal.c │ │ ├── portal_internal.h │ │ ├── version.h │ │ ├── xdma_cdev.c │ │ ├── xdma_cdev.h │ │ ├── xdma_ioctl.h │ │ ├── xdma_mod.c │ │ └── xdma_mod.h │ ├── connectalsdhci/ │ │ ├── Makefile │ │ └── connectalsdhci.c │ ├── connectalspi/ │ │ ├── Makefile │ │ └── connectalspi.c │ ├── pcieportal/ │ │ ├── Makefile │ │ ├── Makefile.dkms │ │ ├── dkms.conf │ │ ├── driverversion.h │ │ ├── linux/ │ │ │ └── dma-buf.h │ │ ├── pcieportal.c │ │ └── pcieportal.h │ ├── portalmem/ │ │ ├── Makefile │ │ ├── portalmem.c │ │ └── portalmem.h │ └── zynqportal/ │ ├── Makefile │ ├── zynqportal.c │ └── zynqportal.h ├── etc/ │ ├── modules-load.d/ │ │ └── connectal.conf │ └── udev/ │ └── rules.d/ │ ├── 51-connectaltty.rules │ ├── 52-altera-usb.rules │ ├── 52-connectaltest.rules │ ├── 52-digilent-usb.rules │ └── 99-pcieportal.rules ├── examples/ │ ├── algo1_nandsim/ │ │ ├── Algo1NandSim.bsv │ │ ├── Makefile │ │ ├── nandsim.cpp │ │ └── test.cpp │ ├── algo2_nandsim/ │ │ ├── Makefile │ │ ├── Top.bsv │ │ ├── jregexp.charMap │ │ ├── jregexp.stateMap │ │ ├── jregexp.stateTransitions │ │ └── test.cpp │ ├── aurora/ │ │ ├── Aurora.bsv │ │ ├── BviAurora.bsv │ │ ├── Gtx.bsv │ │ ├── Makefile │ │ ├── Top.bsv │ │ ├── aurora-clocks.xdc │ │ ├── aurora.json │ │ ├── clock.tcl │ │ ├── synth-ip.tcl │ │ └── testaurora.cpp │ ├── bscan/ │ │ ├── BscanIF.bsv │ │ ├── Makefile │ │ └── testbscan.cpp │ ├── caffe/ │ │ ├── Conv.bsv │ │ ├── INSTALL │ │ ├── Makefile │ │ └── README.md │ ├── echo/ │ │ ├── Echo.bsv │ │ ├── Makefile │ │ └── testecho.cpp │ ├── echo2ind/ │ │ ├── Echo.bsv │ │ ├── Makefile │ │ └── testecho.cpp │ ├── echofast/ │ │ └── Makefile │ ├── echohost/ │ │ ├── Echo.bsv │ │ ├── Makefile │ │ ├── testecho.cpp │ │ └── vc707_floorplan.xdc │ ├── echoinvert/ │ │ ├── Echo.bsv │ │ ├── EchoInterface.bsv │ │ ├── Makefile │ │ └── testecho.cpp │ ├── echojson/ │ │ ├── Echo.bsv │ │ ├── Makefile │ │ ├── Swallow.bsv │ │ ├── daemon.cpp │ │ └── testecho.cpp │ ├── echojsonpy/ │ │ ├── Echo.bsv │ │ ├── Makefile │ │ ├── Swallow.bsv │ │ ├── daemon.cpp │ │ ├── old_testecho.py │ │ └── testecho.py │ ├── echomux/ │ │ ├── Echo.bsv │ │ ├── Makefile │ │ ├── Services.bsv │ │ ├── daemon.cpp │ │ └── testecho.cpp │ ├── echoproto/ │ │ ├── Echo.bsv │ │ ├── Makefile │ │ ├── echo.proto │ │ └── testecho.cpp │ ├── echopy/ │ │ ├── Echo.bsv │ │ ├── EchoInterface.bsv │ │ ├── Makefile │ │ ├── testecho.py │ │ └── ubuntu-python-dev.sh │ ├── echoshared/ │ │ ├── Echo.bsv │ │ ├── Makefile │ │ ├── daemon.cpp │ │ └── testecho.cpp │ ├── echoslow/ │ │ ├── Echo.bsv │ │ └── Makefile │ ├── echosoft/ │ │ ├── Echo.bsv │ │ ├── Makefile │ │ ├── Swallow.bsv │ │ ├── daemon.cpp │ │ └── testecho.cpp │ ├── echotrace/ │ │ ├── Echo.bsv │ │ ├── Makefile │ │ ├── testecho.cpp │ │ └── vc707_floorplan.xdc │ ├── echowebsocket/ │ │ ├── Echo.bsv │ │ ├── Makefile │ │ ├── Swallow.bsv │ │ ├── daemon.cpp │ │ └── testecho.cpp │ ├── fmcomms1/ │ │ ├── ExtraXilinxCells.bsv │ │ ├── ExtraXilinxCells.bsv.pp │ │ ├── FMComms1.bsv │ │ ├── FMComms1ADC.bsv │ │ ├── FMComms1DAC.bsv │ │ ├── FMComms1Pins.bsv │ │ ├── Makefile │ │ ├── Top.bsv │ │ ├── clock.tcl │ │ ├── fmci2c.c │ │ ├── fmci2c.h │ │ ├── fmcomms1-fmc.json │ │ ├── i2c_zedboardandroid.c │ │ ├── i2c_zedboardandroid.h │ │ ├── readtrace.py │ │ ├── testfmcomms1.cpp │ │ └── testi2c.c │ ├── gyro_simple/ │ │ ├── Makefile │ │ ├── clock.tcl │ │ ├── gyro.h │ │ ├── gyroVisualize.py │ │ ├── gyro_simple.h │ │ ├── pinout.json │ │ ├── test_gyro.cpp │ │ └── test_gyro.py │ ├── gyrospi/ │ │ ├── Makefile │ │ ├── STest.bsv │ │ ├── gyro.h │ │ ├── pinout.json │ │ └── testspi.cpp │ ├── hbridge_simple/ │ │ ├── Makefile │ │ ├── hbridge_simple.h │ │ ├── pinout.json │ │ └── test_hbridge.cpp │ ├── hdmidisplay/ │ │ ├── BsimHdmi.cpp │ │ ├── HDMI16.bsv │ │ ├── Makefile │ │ ├── TestHdmi.pro │ │ ├── hdmi.json │ │ ├── hdmidisplay-bluesim.xdc │ │ ├── hdmidisplay-vc707.xdc │ │ ├── hdmidisplay-zc702.xdc │ │ ├── hdmidisplay-zedboard.xdc │ │ ├── i2c.json │ │ ├── qtmain.cpp │ │ ├── testhdmidisplay.cpp │ │ └── worker.h │ ├── imageon/ │ │ ├── ImageonCapture.bsv │ │ ├── ImageonCapturePins.bsv │ │ ├── Makefile │ │ ├── Makefile.dump │ │ ├── clock.tcl │ │ ├── dump_image.cpp │ │ ├── i2ccamera.h │ │ ├── imageon-clocks.xdc │ │ ├── imageon-fmc.json │ │ ├── imageon-zedboard.json │ │ └── testimagecapture.cpp │ ├── leds/ │ │ ├── LedController.bsv │ │ ├── Makefile │ │ ├── pinout.json │ │ └── testleds.cpp │ ├── linking/ │ │ ├── GetInverse.v │ │ ├── LinkerLib.bsv │ │ ├── Makefile │ │ ├── Processor.bsv │ │ ├── ProcessorTop.bsv │ │ └── Processor_Generated.bsv │ ├── matmul/ │ │ ├── Makefile │ │ ├── Makefile.mm │ │ ├── Makefile.mmif │ │ ├── clocks.tcl │ │ ├── design-vc707.tcl │ │ ├── design.tcl │ │ ├── mkZynqTop_flpn.xdc │ │ ├── perf.txt │ │ ├── synth-ip.tcl │ │ └── testmm.cpp │ ├── maxsonar_simple/ │ │ ├── Makefile │ │ ├── maxsonar_simple.h │ │ ├── pinout.json │ │ └── test_maxsonar.cpp │ ├── memcpy/ │ │ ├── Makefile │ │ ├── Memcpy.bsv │ │ └── testmemcpy.cpp │ ├── memcpyslow/ │ │ └── Makefile │ ├── memlatency/ │ │ ├── Makefile │ │ ├── Memlatency.bsv │ │ └── testmemlatency.cpp │ ├── memread/ │ │ ├── Makefile │ │ ├── ReadTest.bsv │ │ ├── design_vc707.tcl │ │ ├── testmemread.cpp │ │ └── vc707_floorplan.xdc │ ├── memread128/ │ │ └── Makefile │ ├── memread2/ │ │ ├── Makefile │ │ ├── Memread2.bsv │ │ └── testmemread2.cpp │ ├── memread256/ │ │ └── Makefile │ ├── memread_4m/ │ │ ├── Makefile │ │ └── ReadTest.bsv │ ├── memread_simple/ │ │ ├── Makefile │ │ ├── ReadTest.bsv │ │ ├── design_vc707.tcl │ │ ├── testmemread.cpp │ │ └── vc707_floorplan.xdc │ ├── memwrite/ │ │ ├── Makefile │ │ ├── Memwrite.bsv │ │ └── testmemwrite.cpp │ ├── memwrite128/ │ │ └── Makefile │ ├── memwrite256/ │ │ └── Makefile │ ├── memwrite_4m/ │ │ ├── Makefile │ │ └── Memwrite.bsv │ ├── nandsim/ │ │ ├── Makefile │ │ └── testnandsim.cpp │ ├── portal-synth-boundary/ │ │ ├── Makefile │ │ ├── Simple.bsv │ │ ├── Top.bsv │ │ └── testsimple.cpp │ ├── printf/ │ │ ├── Echo.bsv │ │ ├── Makefile │ │ ├── SwallowIF.bsv │ │ ├── Top.bsv │ │ └── testecho.cpp │ ├── rbm/ │ │ ├── LICENSE.txt │ │ ├── Makefile │ │ ├── Makefile.rbm │ │ ├── Readme.md │ │ └── testrbm.cpp │ ├── readbw/ │ │ ├── ReadBW.bsv │ │ └── testreadbw.cpp │ ├── regexp/ │ │ ├── Makefile │ │ ├── jregexp.charMap │ │ ├── jregexp.stateMap │ │ ├── jregexp.stateTransitions │ │ └── testregexp.cpp │ ├── sdcard_spi/ │ │ ├── Makefile │ │ ├── SPI.bsv │ │ ├── SPITest.bsv │ │ ├── pin_translation.json │ │ ├── readme.txt │ │ └── sdcard_spi.cpp │ ├── simple/ │ │ ├── Makefile │ │ ├── Simple.bsv │ │ ├── boards/ │ │ │ ├── de5.json │ │ │ └── htg4.json │ │ ├── simple.h │ │ └── testsimple.cpp │ ├── simplemultibluesim/ │ │ ├── Link.bsv │ │ ├── LinkIF.bsv │ │ ├── Makefile │ │ ├── run.sh │ │ ├── testsimple.cpp │ │ └── xsimrun.sh │ ├── simplesharedhw/ │ │ ├── Makefile │ │ ├── Simple.bsv │ │ └── testsimple.cpp │ ├── strstr/ │ │ ├── Makefile │ │ ├── StrstrExample.bsv │ │ └── teststrstr.cpp │ ├── swmemcpy/ │ │ ├── Makefile │ │ ├── SWmemcpy.bsv │ │ └── testswmemcpy.cpp │ ├── vectoradd_hls/ │ │ ├── Makefile │ │ ├── README.md │ │ ├── bsv/ │ │ │ ├── Vadd.bsv │ │ │ └── VaddBvi.bsv │ │ ├── solution1/ │ │ │ └── impl/ │ │ │ └── verilog/ │ │ │ └── vectoradd.v │ │ ├── src/ │ │ │ └── vectoradd.cpp │ │ └── testvadd.cpp │ ├── zedboard_robot/ │ │ ├── Controller.bsv │ │ ├── Makefile │ │ ├── pinout.json │ │ ├── sonarVisualize.py │ │ ├── test_zedboard_robot.cpp │ │ └── test_zedboard_robot.py │ └── zynqpcie/ │ ├── Makefile │ ├── SimpleIF.bsv │ ├── Top.bsv │ ├── ZynqPcieTestIF.bsv │ ├── synth-ip.tcl │ ├── testsimple.cpp │ ├── testzynqpcie.cpp │ └── zynqpcie.json ├── generated/ │ ├── altera/ │ │ ├── ALTERA_DDR3_WRAPPER.bsv │ │ ├── ALTERA_ETH_PMA_RECONFIG_WRAPPER.bsv │ │ ├── ALTERA_ETH_PMA_RESET_CONTROL_WRAPPER.bsv │ │ ├── ALTERA_ETH_PMA_WRAPPER.bsv │ │ ├── ALTERA_PCIE_ED_WRAPPER.bsv │ │ ├── ALTERA_PCIE_RECONFIG_DRIVER_WRAPPER.bsv │ │ ├── ALTERA_PCIE_SIV_WRAPPER.bsv │ │ ├── ALTERA_PCIE_SV_WRAPPER.bsv │ │ ├── ALTERA_PLL_WRAPPER.bsv │ │ └── ALTERA_XCVR_RECONFIG_WRAPPER.bsv │ ├── cpp/ │ │ ├── GeneratedTypes.h │ │ ├── MMURequest.c │ │ └── README │ └── scripts/ │ ├── generate_altera_ddrbvi.sh │ ├── generate_altera_ethbvi.sh │ ├── generate_altera_macbvi.sh │ ├── generate_altera_pciebvi.sh │ ├── generate_bscane2.sh │ ├── generate_bufgcrtl.sh │ ├── generate_pcie2wrapper.sh │ ├── generate_pcie3.sh │ ├── generate_pcie3u.sh │ ├── generate_pcie3uplus.sh │ ├── generate_pcie_2_1.sh │ ├── generate_pciewrapper.sh │ ├── generate_pipeclock.sh │ ├── generate_pps7.sh │ ├── generate_pps7lib.sh │ ├── generate_zynq_mpsoc.sh │ └── importbvi.py ├── gralloc/ │ ├── Android.mk │ ├── Makefile │ ├── README │ ├── bitset │ ├── gr.h │ ├── gralloc.cpp │ ├── gralloc_priv.h │ └── mapper.cpp ├── jtag/ │ ├── README │ ├── bsd/ │ │ ├── xc7k325t_ffg900.bsd │ │ ├── xc7vx485t_ffg1761.bsd │ │ ├── xc7vx690t_ffg1761.bsd │ │ └── xc7z020_clg484.bsd │ ├── digilent-hs1.cfg │ ├── digilent-hs2.cfg │ ├── dumptrace.py │ ├── kc705.cfg │ ├── kc705program.cfg │ ├── pcietrace.cfg │ ├── readll.py │ ├── run_jtag.sh │ ├── run_trace.sh │ ├── zedboard.cfg │ └── zedtrace.cfg ├── lib/ │ ├── bsv/ │ │ ├── Arith.bsv │ │ ├── BRAMFIFOFLevel.bsv │ │ ├── BlueScope.bsv │ │ ├── BlueScopeEvent.bsv │ │ ├── BlueScopeEventPIO.bsv │ │ ├── Bscan.bsv │ │ ├── ConfigCounter.bsv │ │ ├── ConnectalSpi.bsv │ │ ├── Dma2BRAM.bsv │ │ ├── FrequencyCounter.bsv │ │ ├── HDMI.bsv │ │ ├── HdmiDisplay.bsv │ │ ├── ImageonVita.bsv │ │ ├── IserdesDatadeser.bsv │ │ ├── IserdesDatadeserIF.bsv │ │ ├── Leds.bsv │ │ ├── PipeMul.bsv │ │ ├── SharedMemoryFifo.bsv │ │ ├── SharedMemoryPortal.bsv │ │ ├── SpiRoot.bsv │ │ ├── SpiTap.bsv │ │ ├── Stack.bsv │ │ ├── StackReg.bsv │ │ ├── XADC.bsv │ │ ├── XilinxVirtex7PCIE.bsv │ │ └── YUV.bsv │ ├── cpp/ │ │ ├── connectal_conv.cpp │ │ ├── connectal_conv.h │ │ ├── connectal_convmm.cpp │ │ ├── edid.h │ │ ├── i2chdmi.h │ │ ├── printfInd.h │ │ └── userReference.h │ ├── deprecated/ │ │ ├── BurstFunnel.bsv │ │ ├── DirectoryRF.bsv │ │ ├── DmaUtils.bsv │ │ ├── OldMemServer.bsv │ │ ├── RegFileA.bsv │ │ ├── SGListComb.bsv │ │ ├── bsv_Makefile │ │ ├── pcietestbench/ │ │ │ ├── Makefile │ │ │ ├── PcieTestBench.bsv │ │ │ ├── Top.bsv │ │ │ └── testpcie.cpp │ │ ├── pcietestbench_dma_io/ │ │ │ ├── Makefile │ │ │ ├── Memread.bsv │ │ │ ├── PcieTestBench.bsv │ │ │ ├── Top.bsv │ │ │ ├── memread_nobuff_io.tstlp │ │ │ └── testpcie.cpp │ │ └── pcietestbench_dma_oo/ │ │ ├── Makefile │ │ ├── Memread.bsv │ │ ├── PcieTestBench.bsv │ │ ├── Top.bsv │ │ ├── memread_nobuff_oo.tstlp │ │ └── testpcie.cpp │ ├── matmul/ │ │ ├── bar.m │ │ ├── bsv/ │ │ │ ├── DotProdServer.bsv │ │ │ ├── FloatOps.bsv │ │ │ ├── FpAdd.bsv │ │ │ ├── FpMac.bsv │ │ │ ├── FpMacTb.bsv │ │ │ ├── FpMul.bsv │ │ │ ├── MatrixNT.bsv │ │ │ └── MatrixTN.bsv │ │ └── cpp/ │ │ ├── cuda.cpp │ │ ├── portalmat.cpp │ │ └── portalmat.h │ ├── nandsim/ │ │ ├── bsv/ │ │ │ ├── NandSim.bsv │ │ │ └── NandSimNames.bsv │ │ └── cpp/ │ │ └── nandsim.h │ ├── nvme/ │ │ ├── bsv/ │ │ │ ├── AxiPcie3RootPort.bsv │ │ │ ├── AxiPcieRootPort.bsv │ │ │ ├── Nvme.bsv │ │ │ ├── NvmeIfc.bsv │ │ │ └── NvmePins.bsv │ │ ├── cpp/ │ │ │ ├── nvme.cpp │ │ │ └── nvme.h │ │ └── tcl/ │ │ └── package.tcl │ ├── qemu/ │ │ ├── fpgadev.cpp │ │ └── fpgadev.h │ ├── rbm/ │ │ ├── bsv/ │ │ │ ├── DmaVector.bsv │ │ │ ├── Rbm.bsv │ │ │ ├── RbmTypes.bsv │ │ │ ├── Sigmoid.bsv │ │ │ └── Timer.bsv │ │ └── cpp/ │ │ ├── mnist.h │ │ ├── rbm.cpp │ │ └── rbm.h │ ├── regexp/ │ │ ├── bsv/ │ │ │ ├── Regexp.bsv │ │ │ └── RegexpEngine.bsv │ │ └── cpp/ │ │ └── regexp_utils.h │ ├── strstr/ │ │ ├── bsv/ │ │ │ ├── MPEngine.bsv │ │ │ └── Strstr.bsv │ │ └── cpp/ │ │ ├── mp.h │ │ └── strstr.h │ └── zedboard_robot/ │ ├── bsv/ │ │ ├── GyroController.bsv │ │ ├── HBridgeController.bsv │ │ └── MaxSonarController.bsv │ └── cpp/ │ ├── read_buffer.cpp │ └── read_buffer.h ├── pcie/ │ ├── Makefile │ ├── pcieflat │ └── tlp.py ├── scripts/ │ ├── AST.py │ ├── Doxyfile │ ├── Makefile.connectal.application │ ├── Makefile.connectal.build │ ├── adb/ │ │ ├── LICENSE │ │ ├── README.rst │ │ ├── __init__.py │ │ ├── adb_commands.py │ │ ├── adb_debug.py │ │ ├── adb_protocol.py │ │ ├── adb_test.py │ │ ├── common.py │ │ ├── common_cli.py │ │ ├── common_stub.py │ │ ├── fastboot.py │ │ ├── fastboot_debug.py │ │ ├── fastboot_protocol.txt │ │ ├── fastboot_test.py │ │ ├── filesync_protocol.py │ │ ├── filesync_protocol.txt │ │ └── usb_exceptions.py │ ├── aws/ │ │ ├── build.sh │ │ ├── create-fpga-image.sh │ │ ├── create_dcp_from_cl.tcl │ │ ├── describe-latest-fpga-image.sh │ │ ├── encrypt.tcl │ │ ├── notify_via_sns.py │ │ ├── run.awsf1 │ │ ├── synth_awsf1.tcl │ │ ├── upload.sh │ │ └── wait_for_afi.py │ ├── boardinfo.py │ ├── bsv.filter │ ├── bsvdepend.py │ ├── bsvdependencies.py │ ├── bsvgen.py │ ├── bsvpreprocess.py │ ├── cadb │ ├── check-timing.py │ ├── connectal-make │ ├── connectal-synth-avalonddr3.tcl │ ├── connectal-synth-axichecker.tcl │ ├── connectal-synth-axiddr3.tcl │ ├── connectal-synth-axidma.tcl │ ├── connectal-synth-axieth.tcl │ ├── connectal-synth-axiintc.tcl │ ├── connectal-synth-eth.tcl │ ├── connectal-synth-ila.tcl │ ├── connectal-synth-ip.tcl │ ├── connectal-synth-pcie-rp.tcl │ ├── connectal-synth-pcie.tcl │ ├── connectal-synth-pll.tcl │ ├── connectal-synth-zynq-mpsoc.tcl │ ├── cppgen.py │ ├── deprecated/ │ │ ├── mkpcietop-partial-reconfiguration.tcl │ │ ├── mkpcietop-synth.tcl │ │ ├── portaltop-impl.tcl │ │ └── portaltop-synth.tcl │ ├── discover_icmp.py │ ├── discover_tcp.py │ ├── driver_signature.sed │ ├── extract-bvi-schedule.py │ ├── generate-constraints.py │ ├── globalv.py │ ├── makefilegen.py │ ├── packagesource.py │ ├── parse_qsf.py │ ├── parse_xdc.py │ ├── portal.py │ ├── portalJson.py │ ├── power.py │ ├── preprocess_trace.py │ ├── reorderbytes.py │ ├── run.android │ ├── run.android.sh │ ├── run.parallella.sh │ ├── run.pcietest │ ├── run.pcietest.altera │ ├── run_on_daffodil │ ├── syntax.py │ ├── topgen.py │ └── util.py ├── tests/ │ ├── adapter/ │ │ ├── Makefile │ │ ├── Test.bsv │ │ └── test.cpp │ ├── aecho/ │ │ ├── Echo.orig.bsv │ │ ├── EchoReq.bsv │ │ ├── Makefile │ │ ├── generated/ │ │ │ ├── Echo.bsv │ │ │ ├── EchoVerilog.v │ │ │ ├── L_class_OC_Echo.bsv │ │ │ ├── L_class_OC_Fifo.bsv │ │ │ ├── L_class_OC_Fifo1.bsv │ │ │ ├── l_class_OC_Echo.cpp │ │ │ ├── l_class_OC_Echo.h │ │ │ ├── l_class_OC_Echo.v │ │ │ ├── l_class_OC_EchoIndication.cpp │ │ │ ├── l_class_OC_EchoIndication.h │ │ │ ├── l_class_OC_EchoRequest.cpp │ │ │ ├── l_class_OC_EchoRequest.h │ │ │ ├── l_class_OC_EchoTest.cpp │ │ │ ├── l_class_OC_EchoTest.h │ │ │ ├── l_class_OC_Fifo.cpp │ │ │ ├── l_class_OC_Fifo.h │ │ │ ├── l_class_OC_Fifo.v │ │ │ ├── l_class_OC_Fifo1.cpp │ │ │ ├── l_class_OC_Fifo1.h │ │ │ ├── l_class_OC_Fifo1.v │ │ │ ├── output.cpp │ │ │ └── output.h │ │ └── testecho.cpp │ ├── algo1_flashmodel/ │ │ ├── AuroraCommon.bsv │ │ ├── AuroraGearbox.bsv │ │ ├── AuroraImportFmc1.bsv │ │ ├── ChipscopeWrapper.bsv │ │ ├── ControllerTypes.bsv │ │ ├── FlashBusModel.bsv │ │ ├── FlashCtrlModel.bsv │ │ ├── FlashTop.bsv │ │ ├── Makefile │ │ ├── NandSimMod.bsv │ │ ├── NullResetN.bsv │ │ ├── PageBuffers.bsv │ │ ├── Top.bsv │ │ ├── TopPins.bsv │ │ ├── flashaccess.cpp │ │ └── test.cpp │ ├── algo1_nandsim_manual/ │ │ ├── Makefile │ │ ├── algo1.cpp │ │ ├── haystack.txt │ │ ├── kernel/ │ │ │ └── Makefile │ │ └── nandsim_manual.c │ ├── avalon_mm/ │ │ ├── AvalonBfmWrapper.bsv │ │ ├── Echo.bsv │ │ ├── Makefile │ │ ├── Readme.md │ │ ├── TestProgram.bsv │ │ ├── avlm_avls_1x1.qsys │ │ ├── testecho.cpp │ │ └── verilog/ │ │ ├── tb.sv │ │ └── test_program.v │ ├── axieth/ │ │ ├── AxiEth.bsv │ │ ├── EthPins.bsv │ │ ├── Makefile │ │ ├── axieth.h │ │ ├── axieth.json │ │ ├── axieth.xdc │ │ ├── testaxieth.cpp │ │ └── xsim_export.tcl │ ├── bluecheck-bram/ │ │ ├── Bram2Example.bsv │ │ ├── BramExample.bsv │ │ └── make.sh │ ├── bluecheck-sharedmemfifo/ │ │ ├── ConnectalProjectConfig.bsv │ │ ├── SharedMemoryFifoCheck.bsv │ │ └── make.sh │ ├── bluecheck_harness/ │ │ ├── Harness.bsv │ │ ├── Makefile │ │ └── harness.py │ ├── bpiflash/ │ │ ├── BpiFlashTest.bsv │ │ ├── I28F512P33.bsv │ │ ├── Makefile │ │ ├── bpiflash.h │ │ ├── bpiflash.json │ │ ├── i28f512p33.v │ │ └── testbpiflash.cpp │ ├── ddr3/ │ │ ├── Ddr3Test.bsv │ │ ├── Makefile │ │ ├── synth-ip.tcl │ │ └── testddr3.cpp │ ├── ddr3_altera/ │ │ ├── Ddr3Test.bsv │ │ ├── Makefile │ │ ├── de5.json │ │ ├── synth-ip.tcl │ │ └── testddr3.cpp │ ├── ddr_minimal/ │ │ ├── Ddr3Test.bsv │ │ ├── Makefile │ │ ├── synth-ip.tcl │ │ └── testddr3.cpp │ ├── dma2bram/ │ │ ├── Makefile │ │ ├── Test.bsv │ │ └── test.cpp │ ├── dram_awsf1/ │ │ ├── Axi4.bsv │ │ ├── DdrAws.bsv │ │ ├── Makefile │ │ └── testddr3.cpp │ ├── echosoft2/ │ │ ├── EchoId.bsv │ │ ├── Makefile │ │ ├── daemon.cpp │ │ └── testecho.cpp │ ├── fastecho/ │ │ ├── FastEcho.bsv │ │ ├── Makefile │ │ ├── about_this_test.txt │ │ ├── synth-ip.tcl │ │ └── testfastecho.cpp │ ├── float/ │ │ ├── FloatTest.bsv │ │ ├── Makefile │ │ └── ftest.c │ ├── fp/ │ │ ├── BviFpAdd.bsv │ │ ├── FpOps.bsv │ │ ├── FpTest.bsv │ │ ├── Makefile │ │ ├── synth-ip.tcl │ │ └── testfp.cpp │ ├── guard/ │ │ ├── GuardTest.bsv │ │ ├── Makefile │ │ └── gtest.c │ ├── ipcperf/ │ │ ├── IpcTest.bsv │ │ ├── Makefile │ │ ├── testipctest.cpp │ │ └── vc707_floorplan.xdc │ ├── memcpy_manysglists/ │ │ ├── Makefile │ │ ├── Top.bsv │ │ └── testmemcpy.cpp │ ├── memread_err/ │ │ ├── Makefile │ │ ├── Memread.bsv │ │ └── testmemread.cpp │ ├── memread_manual/ │ │ ├── Makefile │ │ ├── ReadTest.bsv │ │ ├── design_vc707.tcl │ │ ├── kernel/ │ │ │ └── Makefile │ │ ├── memread_manual_manager.c │ │ └── vc707_floorplan.xdc │ ├── memread_manyclients/ │ │ ├── Makefile │ │ └── performance.txt │ ├── memread_manyclients128/ │ │ └── Makefile │ ├── memread_manyengines/ │ │ ├── Makefile │ │ └── ReadTest.bsv │ ├── memserver_copy/ │ │ ├── Makefile │ │ ├── Memcopy.bsv │ │ └── testmemcopy.cpp │ ├── memserver_copy128/ │ │ └── Makefile │ ├── memserver_copy_slow/ │ │ └── Makefile │ ├── memserver_write/ │ │ ├── Makefile │ │ ├── Memwrite.bsv │ │ └── testmemwrite.cpp │ ├── memserver_write128/ │ │ └── Makefile │ ├── memtopcie_bluesim/ │ │ ├── Makefile │ │ └── Top.bsv │ ├── memwrite_acp/ │ │ ├── Makefile │ │ ├── Memwrite.bsv │ │ └── testmemwrite.cpp │ ├── memwrite_manyclients/ │ │ └── Makefile │ ├── memwrite_manyclients128/ │ │ └── Makefile │ ├── memwrite_trivial/ │ │ ├── Makefile │ │ ├── Memwrite.bsv │ │ └── testmemwrite.cpp │ ├── memwriteengine_test/ │ │ ├── Makefile │ │ ├── MemWriteEngineTest.bsv │ │ ├── Memwrite.bsv │ │ └── testmemwrite.cpp │ ├── method/ │ │ ├── Makefile │ │ ├── Method.bsv │ │ └── mtest.cpp │ ├── mifo/ │ │ ├── Makefile │ │ ├── MifoTest.bsv │ │ └── testmifo.cpp │ ├── nandsim_manual/ │ │ ├── Makefile │ │ ├── kernel/ │ │ │ └── Makefile │ │ ├── nandsim_manual.c │ │ ├── testnandsim.cpp │ │ └── testnandsim_test.cpp │ ├── nvme_core/ │ │ └── string_search.cpp │ ├── nvme_strstr/ │ │ ├── Makefile │ │ ├── NvmeSearch.bsv │ │ ├── StringSearchIfc.bsv │ │ ├── fmc.json │ │ ├── main.cpp │ │ ├── nfsume.json │ │ ├── nvme.json │ │ ├── nvme.xdc │ │ ├── package100.tcl │ │ └── synth-ip.tcl │ ├── nvme_test/ │ │ ├── Makefile │ │ ├── NvmeTest.bsv │ │ ├── fmc.json │ │ ├── impl.tcl │ │ ├── main.cpp │ │ ├── miniitx100.json │ │ ├── nfsume.json │ │ ├── nfsume.xdc │ │ ├── nvme.xdc │ │ └── synth-ip.tcl │ ├── ov7670/ │ │ ├── Makefile │ │ ├── Ov7670Controller.bsv │ │ ├── Ov7670Interface.bsv │ │ ├── SCCB.bsv │ │ ├── pinout.json │ │ └── testcam.cpp │ ├── partial/ │ │ ├── Bounce.bsv │ │ ├── Bounce1.bsv │ │ ├── Bounce2.bsv │ │ ├── Bounce3.bsv │ │ ├── Echo.bsv │ │ ├── Makefile │ │ ├── README │ │ ├── floorplan-zc702.xdc │ │ └── testecho.cpp │ ├── pcie-debug/ │ │ ├── Makefile │ │ ├── TestPins.bsv │ │ ├── TracePcie.bsv │ │ ├── pin_translation.json │ │ └── tracepcie.cpp │ ├── pciememcheck/ │ │ ├── CheckMPM.bsv │ │ ├── Makefile │ │ ├── PcieMemCheck.bsv │ │ └── pciememcheck.cpp │ ├── physmaster/ │ │ ├── Echo.bsv │ │ ├── Makefile │ │ ├── PhysReq.bsv │ │ ├── daemon.cpp │ │ └── testecho.cpp │ ├── qemuaccel/ │ │ ├── AccelIfcNames.bsv │ │ ├── AccelTop.bsv │ │ ├── BlockDev.bsv │ │ ├── Devices.bsv │ │ ├── Makefile │ │ ├── QemuAccel.bsv │ │ ├── QemuAccelIfc.bsv │ │ ├── Serial.bsv │ │ └── qemuaccel.cpp │ ├── rootport/ │ │ ├── AxiPcieRootPort.bsv │ │ ├── Makefile │ │ ├── RootPort.bsv │ │ ├── RootPortIfc.bsv │ │ ├── RootPortPins.bsv │ │ ├── gencores.tcl │ │ ├── rootport.cpp │ │ ├── rootport.json │ │ └── rootport.xdc │ ├── serialportal/ │ │ ├── Makefile │ │ ├── SerialPortalIfc.bsv │ │ ├── SerialPortalTest.bsv │ │ ├── rs232.json │ │ └── serialportal.cpp │ ├── simmethodtime/ │ │ ├── Makefile │ │ ├── Simm.bsv │ │ └── test.cpp │ ├── simple_manual/ │ │ ├── Makefile │ │ ├── Simple.bsv │ │ ├── kernel/ │ │ │ └── Makefile │ │ ├── simple_manual.c │ │ └── testsimple.cpp │ ├── spi/ │ │ ├── ConnectalProjectConfig.bsv │ │ ├── Makefile │ │ └── spitest.gtkw │ ├── spikehw/ │ │ ├── AxiEthBufferBvi.bsv │ │ ├── AxiEthSubsystem.bsv │ │ ├── AxiIic.bsv │ │ ├── AxiSpiBvi.bsv │ │ ├── AxiUart.bsv │ │ ├── GigEthPcsPmaBvi.bsv │ │ ├── Makefile │ │ ├── README.md │ │ ├── SpikeHw.bsv │ │ ├── SpikeHwIfc.bsv │ │ ├── SpikeHwPins.bsv │ │ ├── SyncAxisFifo32x1024.bsv │ │ ├── TriModeMacBvi.bsv │ │ ├── boot/ │ │ │ ├── Makefile │ │ │ ├── copybbl.c │ │ │ └── entry.S │ │ ├── bootromx4.hex │ │ ├── eth.json │ │ ├── flash.json │ │ ├── gencores.tcl │ │ ├── geneth.tcl │ │ ├── i2c-standard.json │ │ ├── nfsume.json │ │ ├── program.tcl │ │ ├── rtscts.json │ │ ├── spikehw-miniitx100.json │ │ ├── spikehw-vc707g2.json │ │ ├── spikehw-vc709.json │ │ ├── spikehw.cpp │ │ ├── spikehw.h │ │ ├── spikehw.json │ │ ├── spikehw.xdc │ │ ├── test-spikehw.cpp │ │ └── trace.tcl │ ├── test_pmod/ │ │ ├── Controller.bsv │ │ ├── Makefile │ │ ├── Top.bsv │ │ ├── pinout.json │ │ └── testpmod.cpp │ ├── test_sdio1/ │ │ ├── Makefile │ │ ├── SDIO.bsv │ │ ├── Top.bsv │ │ ├── pinout.json │ │ └── test_sdio1.cpp │ ├── test_spi0/ │ │ ├── Makefile │ │ ├── SPI.bsv │ │ ├── Top.bsv │ │ ├── foo.cpp │ │ └── test_spi0.cpp │ ├── testfpmul/ │ │ ├── Makefile │ │ ├── Top.bsv │ │ └── testfpmul.cpp │ ├── testldstrex/ │ │ ├── Makefile │ │ └── testldstrex.cpp │ ├── testmm16.16.2/ │ │ └── Makefile │ ├── testmm16.16.4/ │ │ └── Makefile │ ├── testmm2.4.2/ │ │ ├── Makefile │ │ └── zc706_floorplan.xdc │ ├── testmm32.16.2/ │ │ └── Makefile │ ├── testmm32.32.2/ │ │ └── Makefile │ ├── testmm4.2.2/ │ │ └── Makefile │ ├── testmm4.4.2/ │ │ └── Makefile │ ├── testmm4.4.4/ │ │ └── Makefile │ ├── testmm8.8.2/ │ │ ├── Makefile │ │ └── zc706_floorplan.xdc │ ├── testmm8.8.4/ │ │ └── Makefile │ ├── testmm_cuda_perf/ │ │ ├── Makefile │ │ ├── Readme.md │ │ ├── cuda_opencv_example/ │ │ │ ├── Makefile │ │ │ ├── main.cpp │ │ │ └── main.cu │ │ ├── run_exe │ │ ├── synth-ip.tcl │ │ └── zc706_floorplan.xdc │ ├── testrbm16.16.2/ │ │ ├── Makefile │ │ └── synth-ip.tcl │ ├── testrbm8.8.2/ │ │ ├── Makefile │ │ └── synth-ip.tcl │ └── yuv/ │ ├── Makefile │ ├── YuvIF.bsv │ └── testyuv.cpp └── verilog/ ├── CONNECTNET.v ├── CONNECTNET2.v ├── FpgaReset.v ├── GenBIBUF.v ├── LinkInverter.v ├── PositiveReset.v ├── PutInverter.v ├── SyncFIFO.v ├── SyncFIFO1.v ├── SyncReset.v ├── XsimDmaReadWrite.sv ├── XsimFinish.sv ├── XsimLink.sv ├── XsimSink.sv ├── XsimSource.sv ├── altera/ │ ├── BRAM1.v │ ├── BRAM1BE.v │ ├── BRAM2.v │ └── siv_gen2x8/ │ └── siv_gen2x8.v ├── awsf1.sv ├── cl_id_defines.vh └── xsimtop.sv